CIRCUITE BASCULANTE

Circuitele Basculante sunt circuite cu reacţie. În general sunt concepute cu porţi ŞI/SAU conectate în reacţie şi au un rol important în sistemele numerice.

Sunt considerate circuite basculante acele circuite care prezintă o caracteristică statică de transfer C.S.T sub formă de histerezis.




Fig.1 Caraceristica statică de transfer şi Caracteristicile de intrare si iesire pentru C.B.

Se analizează 3 caracteristici:

a) Caracteristică statică de transfer : V_0 = f(V_i)
   - Când tensiunea de la intrare creşte de la V_L la V_H, semnalul de la ieşire rămâne constant până este atinsă tensiunea de prag V_1 după care comută.
   - Când tensiunea de la intrare scade de la V_H la V_L, semnalul de la ieşire rămâne constant până este atinsă tensiunea de prag V_2 după care comută.
   - Caracteristica statică de transfer este de tip histerezis.

b) Caracteristică de intrare exprimată în timp:
   - Dacă semnalul de la intrare creşte spre exemplu, liniar variabil în timp, doar când se atinge pragul V_1 are loc comutarea la momentul t_1.

- Dacă semnalul de la intrare scade liniar variabil în timp, doar când se atinge pragul V_2 are loc comutarea la momentul t_2.

c) Caracteristică de ieşire exprimată în timp:
   - Până la momentul t_1 rămâne pe nivel logic inferior V_L , ("0" logic), după care comută şi trece spre nivelul logic superior V_H ("1" logic).
   - Până la momentul t_2 rămâne pe nivel logic inferior V_H ("1" logic), după care are loc o nouă comutare şi se trece dinnou spre nivelul logic inferior V_L ("0" logic).

Aşadar, Circuitele Basculante au C.S.T sub formă de histerezis → tensiunea de la ieşire se modifică în funcţie de cele două praguri V_1 şi V_2 :

- atunci când tensiunea de la intrare creşte => se deplasează pe direcţie şi când atinge pragul V_1 comută;
- când tensiunea de la intrare scade => punctul de funcţionare se vede în fig.1.a. – rămâne constant până la atingerea tensiunii de prag V_2 când va comuta dinnou.

Dacă se fixează la un osciloscop două sonde, una la intrare si una la ieşire se va putea observa forma de histerezis (fig.1.a)

Semnalul aplicat la intrarea circuitelor basculante nu se mai numeşte semnal de comandă, ci semnal de declanşare. În momentul în care sunt atinse cele două praguri se iniţiază procesul de basculare ce funcţionează în sistem de avalanşă (unul după altul, se autoîntreţine).

Pentru realizarea circuitelor basculante trebuie îndeplinite 2 - 3 condiţii:

1) Construcţia circuitelor bistabile se realizează cu 2 amplificatoare A_1 şi A_2 legate în buclă de reacţie:
   Bucla de reacţie = ieşirea unuia comandă intrarea celui de-al doilea.
   A_1 , A_2 - amplificatoare cu reacţie




Fig.2 Constructia circuit basculant cu amplificatoare

2) Fiecare amplificator trebuie să introducă o inversare (o negare).


3) $a_1 * a_2 \geq 1$ (produsul să fie supraunitar), unde a_1 = amplificarea amplificatorului A_1, a_2 = amplificarea amplificatorului A_2

AMLIFICATOARELE pot fi:

- Porți logice TTL, CMOS, ECL, NU, ȘI-NU, SAU-NU (Obs: Toate sunt cu negare)
- Amplificatoare operaționale (A.O.)
- Amplificatoarele pot fi realizate cu tranzistoare bipolare sau tranzistoare unipolare.

Categorii de Circuite Basculante

1. Circuite Basculante Bistabile (C.B.B.) :



- CBB au proprietatea că au două ieşiri complementare notate Q şi $\bar{Q}$, iar semnalul de declanşare aplicat la intrare face ca circuitul CBB să treacă dintr-o stare în alta complementară (din "1" logic în "0" logic şi invers).
- De fiecare data când ieşirea Q trece din starea "0" logic în "1" logic trebuie să fie furnizat un semnal de declanşare, iar când trece în starea complementară din "1" logic în "0" logic are nevoie de un alt semnal de declanşare.
- Circuitele CBB necesită pentru fiecare comutare (basculare) câte un semnal de declanşare (din acest motiv se numesc şi circuite basculante bistabile – au nevoie de două semnale de comandă)
- Ex. Celula de memorie statică folosită în calculator: serie de bistabile formează registre, numărătoare (clasă extinsă), dar sunt formate tot cu porţi.

⇨ C.B.B – la fiecare comandă schimbă starea => trebuie 2 comenzi ca să revină în starea inițială (2 semnale de declanşare)

2. Circuite Basculante Monostabile (C.B.M.) :

- Circuitele Basculante monostabile au proprietatea că întotdeauna se găsesc pe o stare bine determinate (ieşirea Q are aceeaşi valoare pentru un circuit dat).
- Pentru a acţiona asupra unui astfel de circuit este necesar un singur semnal de declanşare, urmând ca după un interval de timp determinat de componenţa internă a circuitului (constanta de timp specifică), circuitul CBM va reveni la starea iniţială fără a mai necesita un alt semnal de comandă.

- ⇨ CBM au nevoie doar de un singur semnal de comandă (declanşare) pentru a fi scoase din starea stabilă şi apoi printr-un proces intern revin în starea iniţială.
- ⇨ Sunt folosite foarte frecvent pentru a avea semnale de o durată prestabilită (dintr-un semnal de durată mare se poate face o durată mai mică dacă aşa este necesar şi invers).
    - o De ce trebuie aşa? Pentru ca toate semnalele de la intrarea unei porţi să aibă acelaşi semnal.

3. Circuite Basculante Astabile (C.B.A.) :

- Circuitul CBA nu necesită semnal de declanşare.
- În momentul în care este pus sub tensiune (este alimentat) datorită unor procese interne determinate de o constantă de timp (τ=R·C) , trece dintr-o stare în alta sau de la o valoare logică la cealaltă în mod alternativ ("0" logic în "1" logic şi invers).

- ⇨ Nu există sistem numeric fără C.B.A, iar acestea formează generatoare de tact în sistemele numerice.
    - Sistemele numerice pot fi proiectate asincron sau sincron:
    - o Asincron – atunci când se activează toate semnalele, se va produce efectul (în cascadă) şi apoi urmează altul (pot apărea comenzi diferite).
        - ▪ Orice sistem numeric este format din zeci de mii de porţi. Este imposibil ca acestea să fie coordonate în timp, deoarece fiecare poartă poate genera parametrii de timp diferiţi: în unele condiţii poarta răspunde la 10 ns, iar în alte condiţii la 11 ns. Toate acestea nu pot fi coordonate de un proiectant!
        - ▪ Dialogul asincron se desfăşoară între Unitatea Centrală şi periferice, între Unitatea Centrală şi memorie (între blocurile principale ale calculatorului)
    - o Sincron – indiferent când vin semnalele, doar atunci când vine tactul sunt luate în seamă (Următoarea poartă este comandată de un alt tact)
        - ▪ Toate sistemele numerice sunt la ora actuală sincrone, cu mici excepţii: - doar dacă au semnale reduse (4-5) ca să poată fi controlate
        - ▪ Comanda sincronă este mai lentă, deoarece generarea unei comenzi se face la un anumit tact, iar următoarea la alt tact. Comanda asincronă este mai rapidă, dar nu ajută.
        - ▪ Nu există sistem numeric care sa nu-şi aibă propriul generator de tact!
        - ▪ Toate sistemele numerice lucrează cu comenzi sincrone între blocuri.

4. TRIGGERE SCHMITT (T.S.):

- Se caracterizează prin faptul că prezintă o caracteristică statică de transfer $V_0 = f(V_i) \rightarrow$ sub formă de histerezis.
- Dintre toate circuitele este cel mai complex circuit basculant bistabil asimetric.

- ⇨ T.Ş. poate fi analizat d.p.d.v al structurii de bază definită la nivel de tranzistoare:




Fig.3 Structura T.S. la nivel de tranzistoare

T.Ş poate fi considerat un circuit cu dublă amplificare (tranzistoarele T_1 şi T_2, amplifică fiecare la rândul lor). Amplificarea poate fi definită după formula:

$$A = \frac{V_0}{V_i} = \frac{A'}{1 - A_{BR}},$$

$A' \rightarrow$ Amplificarea în afara buclei de reacţie. (Reacţia se stabileşte prin emitorul celor două tranzistoare T_1 şi T_2 , iar dacă aceasta se întrerupe, rezultă că rămâne doar amplificarea celor două tranzistoare $\rightarrow A'$ => Amplificarea în buclă deschisă (se intrerupe bucla) :

A_{BR} = amplificarea buclei de reacţie, A' = amplificarea buclei deschise

Amplificarea se obţine prin dimensionarea rezistenţelor, respectiv depinde de resistenţa R_{C_1}:

1) Dacă $R_{C_1} < R_{C_2}$ => Circuitul lucrează ca un Amplificator

2) Dacă $R_{C_1} = R_{C_2}$ => Circuitul lucrează ca C.B.B.

3) Dacă $R_{C_1} > R_{C_2}$ => Circuitul lucrează ca T.Ş.

Funcţionare T.Ş.

- Pe măsură ce se explică funcţionarea se ridică şi C.S.T.
- Se consideră că circuitul lucrează ca şi Amplificator:

a) $\boldsymbol{V_i = 0\ V}$

=> Indiferent cum ar lucrează tranzistorul T_1, pe rezistenţa R_E există o cădere de tensiune. Deoarece $V_i = 0$ V => Caderea de tensiune V_{BE} va fi negativă:

=> T_1 - blocat => Tensiunea din colectorul tranzistorului T_1 → valoare mare

=> $V_{C1} \cong V_{CC}$ => Tensiunea din baza tranzistorului T_2 este mare (V_{B_2} → mare)

=> T_2 - saturat

- $V_{CC} = I_{C_2} \cdot R_{C_2} + I_{E_2} \cdot R_E$

Se consideră $I_{C2} \cong I_{E2} = I'$

$\Rightarrow I' = \frac{V_{CC}}{R_{C2} + R_E}$

$\Rightarrow V_0 = \frac{V_{CC}}{R_{C2} + R_E} \cdot R_E + V_{CE_S} = V_{OL} = V_{R_{E'}}$ (notat→căderea de tensiune pe R_E) (*)

$V_{CE_S} = 0{,}1\ V$ → neglijabil

Intrebare: Pentru a deschide tranzistorul T_1, ce valoare ar trebui să aibă V_i ?

Răspuns: $V_i > V_{BE_1}$

b) $\boldsymbol{V_i} > V_{R_{E'}}$

=> T_1 saturat => $V_{BE_{sat}} = 0{,}7$ V (neglijabil)

=> $V_{C_1} \downarrow$ (scade până la $V_{R_{E'}}$) => $V_{B_1} \downarrow$ (scade)

=> T_2 se blochează

=> $V_0 = V_{CC} = V_{OH}$

=> Prin rezistenţa R_E se închide un alt curent: I''

- $V_{CC} = I'' \cdot R_{C_1} + I'' \cdot R_E$
- $V_{RE''} = I'' * R_E$

=> $\boldsymbol{V_{RE''}} = \frac{V_{CC}}{R_{C1} + R_E} * R_E$ (**)

1) Dacă $R_{C1} < R_{C2} \Rightarrow \boldsymbol{V_{RE''} > V_{RE'}}$ (Conform cu relaţiile * şi **)

=> $V_{RE'} = V_{P1}$ (pragul 1)

=> $V_{RE''} = V_{P2}$ (pragul 2)

2) Dacă $R_{C1} = R_{C2}$ => $\boldsymbol{V_{RE'} \cong V_{RE''}}$

=> Practic ar fi o amplificare infinită – punctat pe C.S.T

3) Dacă $R_{C1} > R_{C2}$ => $\boldsymbol{V_{RE''} < V_{RE'}}$

- În fig.4 este ridicată Caracteristica statică de transfer aferentă funcţionării T.Ş conform cu cele analizate mai sus şi se poate constata (linie punctate albastru in fig.4) că are o formă clasică de histerezis (cazul c):
  - Dacă tensiunea de la intrare creşte , tensiunea de la ieşire rămâne nemodificată până ce se atinge tensiunea $V_{RE'}$, moment în care circuitul comută (basculează)
  - Dacă tensiunea de la intrare scade , tensiunea de la ieşire rămâne nemodificată până ce se atinge tensiunea$V_{RE''}$, moment în care circuitul comută (basculează)




Fig.4 Caracteristica statică de transfer pentru T.Ş

În cele ce urmează se va prezenta cum funcţiomează în timp un astfel de circuit T.Ş, ce se gaseşte în general sub forma unui circuit integrat cu inversare sau fară inversare, având următoarele simboluri în funcţie de caracteristica statică de transfer specifice fiecăruia.




Fig.5 Caracteristica statică de transfer pentru T.Ş. fără inversare

Dacă:

- $V_i < V_{P_2}$ => $V_0 = V_{0L}$
- $V_i = V_{P_2}$ => $V_0 = V_{0H}$
- $V_i < V_{P_1}$ => $V_0 = V_i$




Fig.5 Caracteristica statică de transfer pentru T.Ş. cu inversare

Pragul 1 > Pragul 2

Dacă:

- $V_0 < V_{P_1}$ => $V_0 = V_{0H}$
- $V_0 > V_{P_2}$ => $V_0 = V_{0L}$
- $V_i < V_{P_1}$ => $V_0 = V_i$

T.S. cu valori logice

Este “0” logic în funcţie de intrările A şi B





Fig.6 T.Ş. cu valori logice

Utilizare Trigger Schmitt

1) **T.Ş - Formator de semnal** :

- Un astfel de circuit se regăseşte la majoritatea sistemelor numerice ce primesc semnale de la distanţă, exemplul comunicarea prin Internet a informaţiilor.
- Se poate imagina că există un calculator legat de un alt calculator printr-un fir. Emiţătorul calculatorului 1 are la ieşire o poartă, iar receptorul calculatorului 2 altă poartă. Firul de legătură are comportament capacitiv (d.p.d.v. electric firul generează o capacitate, astfel că nu se folosesc fire mai mari de 300m pentru transmisie internet)

Se analizează în continuare funcţionarea T.Ş. în timp:






Fig.7. a şi b - T.Ş. – formator de semnal

- Capacitatea distorsionează fronturile, practic le măreşte (cu cât firul este mai lung => frontul este mai mare).

- Dacă firul este foarte lung => semnalul de la ieşire nu mai atinge pragul pentru a comuta.

Folosind un T.Ş. se poate adresa intrebarea: Cum răspunde dacă:

a. Poarta P_2 este o poartă standard?

- ✓ Se trasează tensiunea de prag V_T şi în punctele unde se intersectează , poarta va comuta
- ✓ Dacă firul de legătură este prea mare s-ar putea să nu intersecteze tensiunea de prag şi se va putea obţine un răspus greşit sau deloc.

a. Poarta P_2 este un T.Ş,?

- ✓ Se trasează imaginar cele două tensiuni de prag V_{P1} şi V_{P2}, iar poarta va răspunde pe frontul ridicător la pragul 1(V_{P1}) şi pe cel coborâtor când atinge pragul 2 (V_{P2}).

Concluzie:

- ✓ În general timpul de propagare la o poartă standard este mai mare decât timpul de propagare la o poartă T.Ş => fronturile sunt mult superioare => Practic T.S. reface fronturile.
- ✓ În cele prezentate mai sus în fig 7. se poate constata că indiferent de forma semnalului de la intrare, T.Ş generează la ieşire un semnal numeric tip impuls, având astfel şi rolul de formatare (trasformă un semnal distorsionat înt-un semnal numeric în formă ce tinde a fi ideală → impuls).
- ✓

2) T.Ş - Filtru de zgomot :

- Firul de internet în mod inevitabil este supus zgomotelor, iar T.Ş are rolul de a mări marginea de zgomot.
- Indiferent de mediul prin care este realizată comunicarea prin intermediul Internetului (cablu simplu, cablu cu fibră optică, online, etc), datorită câmpurilor electromagnetice existente în mediul înconjurător, semnalul util este supus zgomotelor.
- Prezenţa zgomotelor poate genera o funcţionare eronată a unui circuit logic sau sistem numeric. Astfel că pentru a creşte gradul de siguranţă în transmiterea informaţiilor, la intrarea unui sistem numeric se plasează un circuit de tip T.Ş , deoarece acesta generează o margine de zgomot net superioară.

ELIMINAREA ZGOMOTULUI

a) Poarta standard TTL

- Se presupune că se aplică un semnal distorsionat la intrarea unei porţi normale TTL.
- Poarta logică interpretează semnalul de la intrare/ieşire în funcţie de tensiunea de prag stabilită şi notată V_T în fig. 8.
- Se definesc astfel punctele de intersecţie dintre semnalul distorsionat şi tensiunea de prag V_T, astfel încât poarta normală TTL va genera la ieşire un semnal după următorul criteriu: orice formă de semnal care se află peste V_T este considerat „1" logic, iar ce este sub V_T este inerpretat a fi „1"logic.




Fig.8 T.Ş. – Eliminare zgomot pentru poartă normală TTL

- Semnalul de la ieşire ar trebui să arate asa cum este nuanţat în fig.8 cu roşu, însă se pot observa încă două impulsuri negative suplimentare.

b) Trigger Schmitt TTL

- Se presupune că se aplică un semnal distorsionat la intrarea unui T.Ş. TTL cu inversare.




Fig.9 T.Ş. – Eliminare zgomot pentru poartă T.Ş.

Concluzii:

- ✓ În cazul Triggerelor Schmitt se întâlnesc două praguri ($V_1 > V_2$). Cele două praguri pot fi reglate prin modurile de dimensionare ale Triggerului Schmitt:
  - pe frontul negativ răspunde la V_2,
  - pe frontul pozitiv răspunde la V_1.

- ✓ Dacă tensiunea de la intrare crește, V_o rămâne nemodificat, până la atingerea pragului V_1. Pe de altă parte, dacă tensiunea de la intrare scade, V_o rămâne nemodificat până la atingerea pragului V_2.

- ✓ Dacă a atins o dată la V_1, nu mai răspunde, deoarece nu poate atinge din nou pragul V_2 (nu poate comuta). Pentru a putea comuta este necesar să atingă o data V_1, apoi V_2.

- ✓ Se poate observa în fig.9 că semnalul de la ieşire este asemănător cu cel din fig.8, cu deosebirea că cazul T.Ş. nu mai apar cele două impulsuri suplimentare, ceea ce face ca circuitul logic să interpreteze un singur impuls negativ, eliminând astfel cele două impulsuri parazite apărute în cazul unei porţi normale TTL.

Circuite basculante bistabile (CBB)

Circuitele CBB sunt foarte importante de analizat, deoarece nu există sistem numeric fără să nu aibă în componenţa sa un circuit CBB.

CBB reprezintă în general o celulă de memorie care memorează practic , în principiu o informaţie binară ”0” sau ”1”.

Circuitele CBB sunt personalizate printr-un tabel de stări, ce se interpretează diferit spre deosebire de circuitele logice (ŞI, SAU, NU, DA) care sunt particularizate printr-un tabel de adevăr.

Circuitul basculant bistabil este conceput în modul următor:

- Circuit basculant bistabil fundamental (de bază) → CBB-F , ce are în componenţă două ieşiri complementare notate Q şi $\bar{Q}$, ce reprezintă de fapt şi ieşirile circuitului CBB propriu-zis.
- Circuit de intrare sau de comandă → CI sau CC, ce are rolul de a declanşa procesul de basculare al CBB




Fig.10 Circuit Basculant Bistabil – schemă componentă

CBB pot fi de mai multe tipuri, în funcţie de construcţia circuitului de intrare CI, care exprimă tabelul de stări ce caracterizează circuitul:

CBB:
- -R-S-T (Reset, Set, Tact)
- -R-S
- -J-K (pot să fie sincrone sau asincrone)
- -D (cele mai simple: ce este la intrare este şi la ieşire)
- -T (pot fi sincrone şi asincrone, la moment T schimbă starea)

Indiferent de tipul CBB, acesta este conceput din 2 părți ilustrate în fig. 10:

- Există un circuit basculant bistabil CBB – fundamental , ce este în general un circuit simplu format din porți ŞI sau SAU legate în buclă de reacţie pozitivă, cu intrarea R şi S (fig.11).




Fig.11 CBB fundamental - de tip RS asincron

Astfel că, circuitul CBB fundamental este un bistabil de tip R-S cu câteva observaţii:

- Circuitele basculante bistabile se plasează in două mari clase:
  - Asincrone
  - Sincrone
- Diferenţa dintre cele două tipuri este semnificativă:
  - CBB asincrone :
    - Generează starea de la ieşire odată cu aplicarea semnalelor de la intrare.
    - Altfel spus, semnalul de intrare modifică direct starea circuitului basculant bistabil CBB.
      - ⇨ Din acest motiv circuitele CBB asincrone sunt folosite mai rar → cel mai utilizat este circuitul CBB fundamental de tip R-S :
        - Intrarea R = Reset → resetează Q pe “0”
        - Intrare S = Set → setează Q pe “1”
  - CBB sincrone:
    - Schimbă starea bistabilului doar în momentul aplicării tactului (declanşării), fie pe frontul ridicător, fie coborâtor, în funcţie de tipul bistabilului.
    - Altfel spus, semnalul de la intrare basculează, doar la apariţia tactului, astfel încât circuitele CBB sincrone sunt cele mai utilizate, fiind mai uşor de comandat şi integrat în sistemele numerice:

- ⇨ Modificarea stării CBB sincrone, indiferent de tipul fiecărui circuit (R-S, J-K, D, T, etc) se face tot prin semnalele de la intrare, insă doar după apariţia tactului.
- ⇨ Tactul generează momentul când are loc schimbarea stării CBB.

- În cataloage se întâlnesc CBB cu ambele moduri de funcţionare: şi cu intrări sincrone, şi cu intrări asincrone:
  - intrările asincrone se regăsesc doar pe CBB fundamental
  - intrările sincrone, în schimb apar pe toată funcţionalitatea CBB.
- Intrările asincrone stabilesc starea iniţială a circuitului CBB şi sunt astfel concepute.

Observaţie:

- Circuitele CBB au la pornire o stare nedeterminată (în funcţie de situaţia particulară în care funcţionează bistabilul, ieşirea Q poate să fie pe "1" logic sau "0" logic.
- Din acest motiv toate CBB trebuie aduse la o stare iniţială (dorită), deoarece au un rol esenţial în orice sistem numeric. Ele se regăsesc la randul lor în alte componente: registre de date, de adrese, de instrucţii, numărător de adrese, etc şi toate au nevoie pentru a funcţiona correct să fie aduse la o stare iniţială.
- CBB sunt clasate şi în funcţie de tabelul de stări, nu doar de cel de valori.
- Circuitul R-S asincron care poate fi comandat direct de semnalele R, S externe şi care poate comanda direct ieşirile;
- Toate celelalte tipuri de bistabile mai au şi un circuit de comandă (CC) care depinde de tipul bistabilului
  - Ex: - J-K
    -T

Se poate observa în fig.10 că :

- Circuitul de comanda CC este întotdeauna conectat la un tact, iar acţiunea comenzii depinde de tabelele de stări , de tipul bistabilului.
  - ⇨ Tabelul de stări:

R	S	Q_t	Q_{t+1}	$\overline{Q_{t+1}}$
0	0	0	0	1
1	0	0	0	1
0	1	0	1	0
1	1	0	x	x

- Ultima intrare este interzisă.

- Circuitul de comanda CC comandă un bistabil fundamental de tip RS asincron.
- Privit din exterior un CBB va prezenta atât intrări sincrone, cât şi intrări asincrone.
- Cel mai frecvent bistabilul poate fi comandat sincron sau asincron.
- Pot exista de asemenea cazuri când atât intrarea sincronă, cât şi cea asincronă pot fi validate simultan.
- Intrările asincrone sunt prioritare! Ele comandă partea finală.

Circuite Basculante Bistabile - Master Slave (CBB – MS)

- Pe lângă circuitele bistabile clasice, tot în funcție de circuitul de la intrare, pot fi regăsite şi Circuite Basculante Bistabile de tip MS (Master-Slave) , ilustrate în fig.12 care pot fi la rândul lor de tip : RS, T, D sau JK.




Fig.12 CBB de tip MS (Master Slave)

- Circuite bistabile Master Slave sunt concepute din două tipuri de bistabile : unul este Masterul care preia datele de la intrare constituite din ieșirea de la circuitul Slave, însă se precizează următorul aspect:

- ⇨ Datele preluate de la intrare rămân doar în bistabilul Master , nu se trasferă mai departe, ci doar în următoarea etapă de funcţionare în care Master-ul transmite informaţia spre circuitul CBB – Slave care generează în final modificarea ieşirii Circuitului Basculant Bistabil în tot ansamblul lui.. In acest fel CBB Master –Slave lucrează într-un regim diferit (asemănător unui registru , ce prelucrează informaţia din aproape în aproape) :
- ⇨ pe un front preia intrarea, pe altul furnizează ieşirea.




Fig.13. Funcţionare CBB-MS

Circuitele Basculante Master – Slave sunt utilizate deoarece prezintă un grad ridicat de securitate în funcţionare, astfel încât datele preluate la intrare sunt transferate către ieşire într-un mod cât mai corect posibil.

Pentru o mai uşoară înţelegere în fig.13 este ilustrată generic funcţionarea unor astfel de Circuite Basculante Master – Slave, ce sunt proiectate în aşa fel încât semnalul de tact poate fi împărţit în mai multe zone de funcţionare. Pe fiecare front al semnalului de intrare există două praguri distincte V_{P_1} şi V_{P_2}, ce delimitează practic 4 zone de funcţionare a bistabilului:

Zona 1: Master → Conectat, Slave → Deconectat (Master preia semnalul de intrare)

Zona 2: Master → Deconectat, Slave → Deconectat

Zona 3: Master → Deconectat, Slave → Conectat (abia în acest moment se transmite informaţia către Slave) → în această zonă Slave generează semnalele de ieşire Q şi $\bar{Q}$.

Zona 4: Master → Deconectat, Slave → Deconectat

Circuite basculante astabile(CBA)

Circuitele Basculante Astabile nu necesită nici o comandă la intrare pentru că ele trec la punerea sub tensiune de la o stare la alta, de la un nivel logic la altul (din "1" logic în "0" logic şi invers) printr-un circuit de temporizare care generează acest proces de comutare în mod automat.

La ora actuală majoritatea sistemelor numerice lucrează în mod sincron, deoarece există o multitudine de semnale de comandă.

La generarea unui semnal de comanda, apar altele, ceea ce implică generarea unui fenomen în cascadă.

Circuitele numerice sunt influenţate de o serie de factori din exterior (temperatură, alimentare $V_{DD,}$ umiditate). Toate acestea influenţează parametrii circuitelor integrate, a.î. aceştia nu pot fi determinaţi cu o foarte mare precizie. Procesul de variaţie în timp este flexibil. (Stabilirea unei întâlniri la ora fixă, altfel rezultă plecarea de la locul stabilit).

În calculator procesele se desfăşoară la nivel de nanosecunde, nu de ore => necesară o precizie foarte mare.

Pentru a nu apărea astfel de evenimente s-au introdus semnale de sincronizare. Acestea sunt ca un dirijor într-o orchestră. Fiecare îşi ştie partitura, însă dirijorul are rolul de a da semnalul când cineva să pornească sau să oprească partitura.

Aşa funcţionează şi semnalele sincrone. Ele dirijează semnalele pentru a se produce efecte în calculator. Şi osciloscopul trebuie sincronizat. Fiind foarte multe semnale este absolut necesară sincronizarea acestora. Un simplu utilizator nu le poate controla pe toate. În acest sens proiectanţii au introdus astfel de semnale de comandă pentru a uşura munca.

Dialogul asincron iniţiază un proces sincron.

Ex: memoria cere date, însă calculatorul atenţionează (nu sunt pregătit- mai aşteaptă , nu sunt gata) => introducerea unui ciclu de aşteptare , dacă nu egata, urmează un alt ciclu de aşteptare, a.î. abia când e gata memoria furnizează date => Procesele sincrone.

Procesoarele fiind tot mai rapide , pentru a compensa timpul de reacţie a memoriilor mai lente s-au introdus memorii sincrone care furnizează la fiecare tact date în calculator.

În interiorul unui bloc (procesor, dispozitive ce comandă hard disk-uri) toate procesele ce se desfăşoară sunt sincrone, însă între blocuri pot apărea şi procese asincrone.

Procesorul, Memoria, Hard disk-ul lucrează toate cu semnale de sincronizare, fiind astfel sincrone în interior.

CD-ul funcţionează mai lent în comparaţie cu frecvenţa procesorului, dar toate componentele au circuite de sincronizare pentru a putea dialoga între ele.

C.B.A. – generatoare de semnale de durată bine stabilită. Fără acestea un calculator la ora actuală este imposibil de proiectat. Acestea se împart în funcţie de preţ, de tehnologie, de frecvenţa de lucru.

a) Circuit basculant astabil cu Trigger Schmitt (poate fi din orice tehnologie)

Se ia ca şi exemplu în continuare analiza comportamentului unui T.Ş de tip invertor (fig.1). La acest tip de circuit se plasează o buclă de reacţie formată dintr-o rezistenţă şi o capacitate legată la masă, aceasta fiind legată în exteriorul circuitului.




Fig.1 CBA cu T.Ş.




Fig.2 Diagrame de timp pentru un CBA cu T.Ş.

Funcţionare CBA cu T.Ş

La punerea sub tensiune a circuitului, capacitatea este descărcată:

- $V_X = V_L$ → "0" logic
  - ⇨ $V_o = V_H$ → "1" logic (invertor) => Capacitatea tinde să se încarce până la V_H
  - ⇨ Apare diferenţă de potential între V_o= şi V_X => formarea un curent de încărcare a capacităţii ce se închide pe rezistenţa R pe calea evidenţiată ăn fig. 1.
  - ⇨ Aşadar, capacitatea începe să se încarce, iar tensiunea din punctul X (V_X), tinde să crească spre V_H.
- Circuitul analizat este de tip Trigger Schmitt => are două praguri: V_{P1}, V_{P2}.

Pe măsură ce tensiunea din V_X creşte, la un moment dat atinge tensiunea de prag V_{P1}, iar Triggerul Schmitt comută astfel încât la ieşire se va atinge nivel logic inferior V_o=V_L.

Astfel că, tensiunea de la borna capacităţii începe să scadă (tinde spre V_L), se închide astfel un curent transmis prin tranzistorul V_X al T,S. (marcat punctat în fig.1), însă când atinge V_{P2}, T.Ş va comuta dinnou.

Şi în acest caz apare o diferenţă de potential, dar de sens contrar, ceea ce determină un alt curent (pe calea continua din fig.1) de încarcare a capacităţii. La ieşire o să fie nivel logic superior V_H, ceea ce înseamnă că semnalul tinde iar să crească.

Practic:

- La t_1 V_X=V_{P1} şi TS comută, V_O=V_L

- La t_2 $V_X=V_{P2}$ și TS comută, $V_O=V_H$
- La t_3 și la t_4 se desfășoară după acelaşi principiu ca la ca la t_1 respectiv t_2

Procesul continuă până se întrerupe alimentarea.

- T= T_2+T_3, (durata de repetiție)
- $F = \frac{1}{T}$, unde:
  - $T_1=R_2*C*\ln\frac{V_H-0}{V_H-V_{P1}}$
  - $T_2= R_1*C*\ln\frac{V_L-V_{P1}}{V_L-V_{P2}}$
  - $T_3= R_2*C*\ln\frac{V_H-V_{P2}}{V_H-V_{P1}}$

Exemplu numeric pentru circuit TTL:

- V_H=3,5V; V_L=0,2V;
- V_{P1}=1,7V; V_{P2}=0,9V;
- R_1=1KΩ; C=10 nF;
  - $T_1=10^3*10*10^{-5}*\ln\frac{3,5-0}{3,5-1,7} = 10\mu s * \ln\frac{3,5}{1,7} = 7\ \mu s$
  - $T_2=10\mu s * \ln\frac{0,2-1,7}{0,2-0,9} = 7\ \mu s$
  - $T_3=10\mu s * \ln\frac{3,5-0,9}{3,5-1,7} = 10\mu s * \ln\frac{2,6}{1,8} = 4\ \mu s$
  - $T = T_2+T_3 = 11\ \mu s \Rightarrow F = \frac{1}{11*10^{-6}} = 100kHz$

Observaţie:

- **Cele două perioade nu sunt egale!** Revine astfel întrebarea: Cum s-ar putea egala?
  - O soluţie ar fi să se proiecteze un T.Ş. şi să se stabilească pragurile dorite, însă este prea complicat.
  - A doua soluţie ar fi să se ia un T.Ş. stas cu pragurile determinate,, dar să se plaseze circuite de separare cu diode, aşa ca şi în fig.3.

Circuit de separare cu diode




Fig.3 T.Ş. cu circuit de separare diode

Pentru a separa cele două căi se introduc două rezistenţe diferite ca şi valoare în circuit împreună cu două diode polarizate în sens contrar , astfel încât se va păstra o direcţie pentru încărcarea capacităţii, iar pe cealaltă direcţie descărcarea capacităţii.

Capacitatea se încarcă prin dioda D_2 și R_2 şi se descarcă peste dioda D_1 și rezistenţa R_1.

- $T_2 = C \cdot R_1 \cdot \ln \frac{V_L - V_{P1}}{V_L - V_{P2}} = C \cdot R_1 \cdot 0{,}7$
- $T_3 = C \cdot R_2 \cdot \ln \frac{V_H - V_{P2}}{V_H - V_{P1}} = C \cdot R_2 \cdot 0{,}4$

Putem egala T_2 și T_3 separând calea de încărcare și descărcare prin diodă:

⇨ Pentru ca T_2 să fie egal cu T_3 => $C \cdot R_1 \cdot 0{,}7 = C \cdot R_2 \cdot 0{,}4$

⇨ $\frac{R1}{R2} = \frac{0{,}4}{0{,}7}$

Concluzie:

- În funcţie de situaţia particulară se alege o rezistenţă şi se reduce cealaltă sau invers.
- Astfel de circuite basculante astabile au o stare inițială bine definită (întotdeauna începe de la același moment, având aceeași formă în ceea ce privește diagrama de timp). Capacitatea se încarcă => aceleaşi diagrame de timp “1” logic la ieşire, apoi “0” logic, s.a.md. se tot repetă.
- Este de mare ajutor, atât pentru un proiectant, cât şi pentru un utilizator dacă ştie starea de pornire, şi anume: dacă este stare nedefinită sau porneşte cu “1” logic sau

"0" logic. În cazul în care nu se cunoaşte, situaţia devine complicată şi se poate da totul peste cap.

- Aşadar este important ca generatorul de tact să aibă definită starea de pornire (starea iniţială).

b) Circuit basculant astabil cu porti TTL




Fig.4 Circuit basculant astabil cu porţi TTL




Fig.5 Diagrame de timp pentru CBA cu porţi TTL

Regulă CBA:

- După o perioadă întreagă trebuie ajuns în același loc cu diagramele!
- Spre deosebire de CBA cu T.Ş. care are moment de start bine definit, la CBA cu porți TTL starea inițială este nedefinită.

Functionare:

Se analizează pe baza diagramelor de timp:

a) $V_1=V_L$ și $V_2=V_H$

- La punerea sub tensiune a integratului, nu există nici o garanţie că una dintre porţi se fixează la ieşire pe un nivel logic anume, poate fi ori pe"0" logic, ori pe "1" logic.
- Astfel că se poate ca poarta P_1 să fixeze V_1 în "1" logic => P_2 fixează V_2 în "0" logic, însă nu există această garanţie, deoarece poate să se fixeze şi invers => P_1, P_2 pot să genereze la ieşire orice valoare.
- Se presupune în continuare următorul scenariu: poarta P_1 la ieșire are nivel logic inferior, deci la ieșirea lui P_2 vom avea nivel logic superior, iar acest lucru se transmite printr-un salt negativ prin capacitatea C în punctul X (saltul este aproximativ V_H-V_L)
- V_1 fiind pe V_L, V_X tinde și el spre V_L
- La borna unei rezistenţe dacă există tensiune, implicit există şi curent, astfel că acest curent (marcat în fig.4 pe calea $P_1 - \mathrm{R} - P_2$) face ca tensiunea din punctul X să înceapă să scadă spre V_L, până ce intersectează tensiune de prag V_T, ceea ce determină comutarea porţii P_1 (din "0" logic în "1" logic).
- Comutarea porții P_1 determină la rândul ei comutarea porții P_2
  - Dacă la poarta P_1 este "0" logic => la intrarea porţii P_2 se va fixa "1" logic
  - V_1 fiind pe V_L=> cand atinge tensiunea de prag => P_1 comută (trece pe "1" logic) => P_2 trece pe "0" logic
- Saltul negativ se transmite prin capacitate în punctul X => apare de astă dată un curent de sens contrat pe linia punctată (marcat în fig.4 pe calea $P_2 - \mathrm{R} - P_1$), de la V_H (in punctul V_1) spre V_L (in punctul V_2) => tensiunea din punctul X începe să mărească tensiunea din punctul V_1 (tinde să crească spre V_H), astfel că la momentul

t_2 se atinge tensiunea de prag => P_1 comută şi antrenează şi comutarea porţii P_2 => saltul pozitiv se transmite prin capacitate şi se închide o buclă de reacţie.

- Fapul că la ieşirea V_2 este nivel logic superior V_H şi la ieşirea V_1 este nivel logic inferior V_L => există diferenţă de potential => se generează un curent de la o valoare mare la mică (se poate vizualiza pe linia punctată din fig.4) => tensiunea din V_X se apropie de V_1 , adică tinde spre V_L, astfel că în momentul t_3, când atinge tensiunea de prag comută poarta P_1=> comută şi P_2, iar saltul negative de la P_2 se transmite prin capacitate în punctul X.
- Dinnou apare o diferenţă de potential între V_1 şi V_2 => generează un curent de sens contrar de la V_1 spre V_2 (pe linia punctată se poate vedea din fig.4) => tensiunea din X se apropie de tensiunea din V_1
- Procesul continua atât timp cât circuitul este alimentat cu tensiune.
- Atât timp cât circuitul este alimentat => circuitul generează un tren de impulsuri cu durate T_1, T_2 , T_1, T_2
  - $T=T_1+T_2$
  - $F = \frac{1}{T} = \frac{1}{T1+T2}$
  - $T_1 = R * C * \ln \frac{V_H-[V_T-(V_H-V_L)]}{V_H-V_T}$
  - $T_2 = R * C * \ln \frac{V_L-[V_T+(V_H-V_L)]}{V_L-V_T}$

CBA cu porţi TTL cu stare definită

Iniţial sistemul a avut o stare nedefinită şi se apare următoarea întrebare: cum s-ar putea defini? Soluţia ar fi adăugarea unei comenzi la poarta P_2 aşa ca în fig.6:




Fig.6 CBA cu porţi TTL cu stare definită

Astfel că ieşirea porţii P_2 va fi tot timpul pe "1" logic (fig. 7).




Fig.7 Diagrame de timp - CBA cu porţi TTL cu stare definită

Atunci când V_C =1, circuitul începe să oscileze cu oscilația dorită.

La momentul "t" când se pune comanda pe "1" logic, circuitul începe să oscileze până la următorul moment "t". Se blochează oscilaţia şi abia după aceasta va începe să oscileze. De menţionat este faptul că, întotdeauna va începe cu oscilaţia dorită.

Se menţine perioada de reset (starea de pornire) până începe să conducă aşa cum vrea utilizatorul.

Dacă se doreşte ca procesul să fie invers, se poate comanda poarta P_1.

Starea iniţială este starea în care calculatorul îşi poziţionează toate punctele de plecare. Practic, utilizatorii comandă circuitele, şi nu invers.

e) Circuitul CBA cu cuarţ

Cuarţul este un material semiconductor te tip piezo-electric situate între două armături, ce generează sarcini electrice sub acțiunea diferitor forţe.

În funcție de modul și condițiile prelucrării, cuarțul are frecvențe diferite.

Avantajul cuarțului - frecvența generată este deosebit de constantă.




Fig.8 CBA cu porţi TTL şi cuarţ

În fig. 8 este prezentat un circuit basculant astabil cu buclă de reacţie pozitivă: poarta invertoare P_1 - TTL comanda poarta P_2, iar poarta P_2 comanda prin cuarţ poarta P_1 .

Cuarţul prezintă următoarele caracteristici:

- are o frecvenţă prestabilită (fixă), mai puţin influenţată de modul de lucru ;
- este folosit pentru generarea unor impulsuri de frecvenţă stabilă.

Rolul rezistenţelor R :

- sunt astfel dimensionate încât punctul de funcţionare al celor două porţi invertoare P_1 şi P_2 să se afie în zona de amplificare maximă a caracteristicii statice de transfer pentru o poartă TTL (V_i =1,4 V şi V_0 =0,7 V)
- porţile P_1 şi P_2 lucrează ca şi amplificatoare în acest caz.

Funcţionare:

- Atunci când este supus unei diferenţe de potential, cuarţul generează un semnal sinusoidal de amplitudine mică (± 0,5V÷ ±0,1V), ce este amplificat de porţile P_1 şi P_2 ce sunt în regim de amplificare maximă.
- Cu ajutorul celor două rezistenţe R se fixează practic V_1 şi V_3 (tensiunea de intrările porţilor P_1 şi P_2) la valoarea de 1,4 V
  - -> V_1 şi V_3 au practic o componentă continuă de 1,4 V.
- În diagrama ce are ca punct de referinţă tensiunea de intrare V_1 (pentru poarta P_1) se va genera un semnal sinusoidal de amplitudinea mică :
  - → 1,45 V (1,4+0,5) şi (1,4 - 0,5) → 1,35V , dacă (± 0,5V)
  - sau
  - → 1,5 V (1,4+0,1) şi (1,4 - 0,1) → 1,3V, dacă (±0,1V)
  -
- Semnalul de răspuns de ieşire pentru tensiunea V_2 este interpretat astfel:
  - Dacă la intrare este stabilită o tensiune de 1,4 V, semnalul generat de cuarţ va oscila între 1,3V şi 1,5 V, iar după poarta invertoare P_1 care are rol de amplificator, semnalul va fi inversat şi amplificat pana la tensiunea de 0,7 0,8 V (0,7+0,1) şi (0,7 - 0,1) → 0,6V, dacă (±0,1V) V) → conform

punctelor de reper cuprinse în caracteristica statică de transfer a porţii TTL.

- Semnalul corespunzător tensiunii V_3, tensiunea de intrare pentru poarta P_2, este tot de tip sinusoidal pornind de la componenta continuă de 1,4 V.
    - Poarta comută atunci când atinge tensiunea de prag de 1,5 V, iar modul de interpretare rămâne prestabilit ca şi în materialele prezentate la cursurile anterioare, şi anume: ce se regăseşte peste prag este considerat "1" logic , iar ce este sub prag se stabileşte ca fiind "0" logic.
- Semnalul corespunzător tensiunii V_4:
    - Dacă la intrare este stabilită o tensiune de 1,4 V, semnalul generat de cuarţ va oscila între 1,3V şi 1,5 V, iar după poarta invertoare P_1 care are rol de amplificator, semnalul va fi inversat şi amplificat pana la tensiunea de 2,4 V) → conform punctelor de reper cuprinse în caracteristica statică de transfer a porţii TTL.
    - Poarta P_2 are acelaşi rol de amplificator ca şi P_1 cu deosebirea că semnalul de la intrare, V_2 prezintă o amplitudine mult mai mare , ceea ce determină ca la ieşirea porţii P_2 , punctul de funcţionare să intre în zona de limitare ce corespunde nivelelor de tensiune V_H , respectiv V_L . Limitarea poate fi superioară, inferioară, sau în ambele sensuri în funcţie de modul cum se dimensionează rezistenţele R.
- Pe principiul enumerat mai sus se fixează interpretarea răspunsului pentru semnalul de ieşire V_0.




Fig.9 Diagrame de timp - CBA cu porţi TTL şi cuarţ

CIRCUITE BASCULANTE MONOSTABILE (CBM)

Cicuitele basculante monostabile sunt circuite cu starea iniţială bine definită.

Rolul circuitelor basculante monostabile este de a restabili un semnal de durată predefinită, adică indiferent de forma semnalului de la intrare circuitul basculant monostabil poate genera la ieşire un semnal de durată mai mare decât durata impulsului de la intrare sau mai mică decât durata semnalului de declanşare.

Sunt declanşate de un impuls de o durată fixă (scot circuitul din starea iniţială, după care revin dinnou la starea iniţială, datorită unei constante de timp).

C.B.M sunt de două tipuri:

a) Circuite basculante neredeclanşabile ↓

b) Circuite basculante redeclanşabile ↑

Se presupune că există două semnale de comandă, dintre care unul este util, iar altul un zgomot. Declanşarea monostabilului se poate face fie pe front pozitiv, fie pe front negativ (se specifică în catalog ↑,↓) . Semnalele pot fi declanşate şi pe amândouă fronturile, acestea fiind clar definite în catalog.

Pentru analiza ce urmează a fi făcută se porneşte de la ipoteza că nu există întârzieri sau dacă există sunt nesemnificative.

C.B.M. – întotdeauna au la ieşire aceeaşi stare logică, la fel ca în starea iniţială (fig.1).





Fig.1 CBM şi diagrame de timp

T_d=timp de declanşare

T_i=durata impulsului de la ieşire ($T_I \cong RC$)

Se urmăreşte în continuare care este diferenţa dintre cele două CBM?

Pentru început se presupune că există un semnal de declanşare repetitiv cu durata T_d.



a) **b)**

Fig.2 CBM neredeclanşabile (a) si redeclanşabile (b) – diagrame de timp

A. CBM – Ne-redeclanşabile

Toate nivelele logice sunt considerate a fi V_L, V_H.

În fig.2.a se pleacă de la premisa că în starea iniţială a fost pe "0" logic. Pe ieşire se generează o durată T_i , iar dacă pe durata T_i apare o nouă comandă , aceasta nu se ia în considerare (doar în cazul în care am mai avea un impuls – ex. al trei - lea).

T_i poate fi :

- ✓ $T_i > T_d$
- ✓ $T_i < T_d$
- ✓ $T_i = T_d$

- T_i nu este dependent de T_d , el depinde doar de construcţia lui internă.

✓ Dacă $T_i > T_d$

=> Semnalul a) nu declanşează CBM (pe intervalul T_i nu este luată în considerare o altă comandă). Din acest punct de vedere circuitele se numesc ne-redeclanşabile, adică nu se pot comanda.

B. CBM - Redeclanşabile

Dacă $T_i > T_d$ şi semnalul b) şi c) – şi altul dacă este cazul declanşează dinnou CBM.

Se presupune că la momentul t_1 are loc procesul de declanşare a CBM (a). Durata procesului este tot T_i. Se desenează punctat, deoarece se mai adaugă ceva.

Dacă în timpul T_i apare o nouă declanşare la timpul t_2 (b), în acest caz apare o nouă durată T_i, iar dacă la momentul t_3 apare un nou proces de declanşare (c), practic durează încă o durată T_i şi abia atunci se termină procesul de funcţionare a CBM - ului, respectiv în momentul în care nu mai există comenzi.

Observaţii:

- La CBM neredeclanşabil ÎNTOTDEAUNA semnalul de la ieşire este de durata T_i;
- La CBM redeclanşabil durata de la ieşire depinde de numărul de comenzi care apar în timpul procesului de declanşare: => durata de la ieşire este: $T + n \cdot T_i$.
- CBM pot fi declanşate atât pe frontul pozitiv, cât şi pe cel negativ.
- În catalog se precizează tipul CBM – ului : ne - redeclanşabil sau redeclanşabil.
- În acelaşi CIP pot fi regăsite doar CBM neredeclanşabil sau doar CBM redeclanşabil sau combinate.
- În acelaşi CIP se pot găsi şi CBM redeclanşabil pe front pozitiv şi CBM redeclanşabil pe front negativ. Se folosesc în funcţie de situaţia cerută.
- Cel mai uşor de folosit sunt CBM de tip ne-redeclanşabil, deoarece se dă comanda şi se ştie exact cât durează (T_i), apoi se dă altă comandă şi se ştie iar cu precizie cât durează (T_i).

Concluzii:

a***) CBM ne-redeclanşabil***

- dacă $T_i > T$ semnalul b) nu declanşează CBM

b) ***CBM redeclanşabil***

- dacă $T_i > T$ şi semnalul b) şi c) declanşează din nou CBM.

A) CBM cu porți ȘI –NU- TTL – Interpretare funcţională


Observaţii terminologii:

- La o poartă apare noţiunea de „comandă”
- La un CBM apare noţiunea de „declanşare”

Un proces cumulativ, o dată declanşat se autoîntreţine.

Când se analizează un CBM este necesară o gândire logică. Se consideră în continuare două cazuri :

a. $T_d > T_i$



a) **b)**

Fig.3. CBM cu porți ŞI-NU-TTL (a) – diagrame de timp (b)

Pentru a determina starea iniţială a monostabilului se pleacă de la premisa că la intrare nu este aplicat nici un semnal, integratul este doar alimentat, ceea ce implică faptul că în punctul X tensiunea tinde spre 0 (nefiind curent şi rezistenţa R fiind legată la masă).


In continuare se urmăreşte pas cu pas pe diagrama de timp ilustrată mai sus în fig. 3.b. pe intervale:

- Dacă V_X = "0" logic => V_2 = "1" logic =V_H (la punerea sub tensiune)

=> V_i =V_H (Se aplică logica porţii ŞI-NU a porţii P_1 →"1" +"1"→"0") => V_1="0" logic

- La momentul t_1 se generează procesul de declanşare. Poarta P_1 fiind de tip ŞI –NU, semnalul se declanşează pe frontul negativ (marcat cu săgeată pe primul front în diagrama V_i) şi are o durată notată cu T_d.
- Saltul negativ determină ca poarta P_1 să comute pe nivel logic superior V_H, iar aceasta determină în continuare un salt pozitiv de astă dată prin capacitatea C în punctul V_X.
- Logica: tensiunea în punctul X, V_X tinde să crească de la nivel logic inferior V_L spre nivel logic superior , V_H („1" logic), dar în momentul în care atinge tensiunea de prag V_T => P_2 comută (de la nivel logic superior , V_H spre nivel logic inferior V_L („0" logic).
- Deoarece în punctul V_X s-a stabilit nivel logic superior V_H, fiind un potenţial riducat => pe rezistenţa R va apărea un curent ce determină ca tensiunea din punctul X (V_X) să tindă să scadă spre nivelul logic inferior V_L .
- În momentul când se atinge tensiunea de prag V_T, are loc comutarea porţii P_2 şi revenirea în starea iniţială.
- Poarta P_2 comutând pe „1" logic, face ca la intrarea porţii P_1 să fie stabilit tot „1" logic.
- Momentul t_2 aduce CBM în starea iniţială => durata T_i.
- Deorece în acest caz s-a presupus că $\mathbf{T_d > T_i}$:
  - ⇨ Semnalul de declanşare menţine pe "0" logic pe intervalul de timp $\mathbf{T_d}$ cealaltă intrare a porţii P_1 , (fig.3.b → pe diagrama V_i)
  - ⇨ Se aplică logica porţii ŞI-NU a porţii P_1 →"1" +"0"→"1".
  - ⇨ La V_1 nu se întâmplă nimic până la momentul t_3, atunci când V_i trece pe „1" logic şi poarta P_1 comută (pe „0" logic).
  - ⇨ Atât timp cât nu se întâmplă nimic cu ieşirea porţii P_1 => capacitatea C continuă să se descarce spre "0" logic, iar de data aceasta aşa cum se precizează mai sus, abia la momentul t_3 poarta P_1 comută, saltul negativ se transmite în continuare prin capacitate şi se stabilizează la ieşire.
- Saltul se transmite prin capacitate ajungând astfel ca CBM să revină la starea iniţială.
- Indiferent de cazul 1) sau 2), produsul RC în punctul X, dă practic valoarea T_i.
- $T_i = R \cdot C \cdot ln \frac{V_L - (V_H - V_L)}{V_L - V_T}$

b) $T_d < T_i$



a) **b)**

Fig.4. CBM cu porți ȘI-NU-TTL (a) – diagrame de timp (b)

Se presupune că la momentul t_1 se dă comanda de declanșare => până la momentul t_1 este în stare stabilă.

- Întotdeauna un CBM în stare stabilă are o valoare logică bine definită (sunt cunoscute tot timpul care sunt valorile în toate punctele – spre deosebire de un circuit basculant astabil CBA)
- Astfel că, dacă la momentul t_1 apare declanşarea, V_i trece de pe "1" logic pe "0" logic, activează astfel comutarea porţii P_1 şi astfel potenţialul în punctul V_1 devine "1" logic (V_H).
- Saltul pozitiv se transmite prin capacitatea C => În mod logic, în punctul X se stabileşte un potenţial V_X = "1" logic .
- În momentul în care se atinge tensiunea de prag V_t la momentul t_2 => Poarta P_2 comută şi V_2 trece pe "0" logic.
- Durata T_i se presupune a fi egala ca şi în cazul a) discutat mai sus.

- În continuare V_1 = "1" logic => se închide un curent prin rezistenţa R (instantaneu: mai mare la început şi apoi devine mai mic) => Tensiunea din X (V_x) tinde spre 0 V.
- Aşadar scade până la momentul t_2 când atinge tensiunea de prag V_T => Determină ca poarta P_2 să comute pe nivel logic superior V_H.
- Având în vedere că în acest caz s-a presupus că $\mathbf{T_d < T_i}$:
  - ⇨ Se aplică logica porţii ŞI-NU a porţii P_1 →"1" +"1"→"0" (fig.4.b → pe diagrama V_i)
  - ⇨ poarta P_1 comută pe „0” logic.
  - ⇨ Saltul negativ se transmite prin capacitatea C ajungând astfel ca CBM să revină la starea iniţială.

Durata T_i este determinată de constanta de timp RC şi se calculează în funcţie de procesul de modificare a tensiunii în punctul V_X.

- $T_i = R \cdot C \cdot ln \frac{V_L - (V_H - V_L)}{V_L - V_T}$

Observaţii:

- Se observă cu nu este nici o deosebire faţă de cazul anterior (T_i se calculează la fel) , doar RC se poate modifica de la caz la caz.

- Produsul RC dă practic valoarea T_i => din acest motiv RC se ataşează în afara circuitului.
- În situaţia prezentată mai sus declanşarea monostabilului se face pe front negativ.
- Cât timp este "0" la una din intrările porţii P_1 , aceasta nu-şi schimbă starea => apare un salt ce se transmite prin V_X , iar la momentul t_2 are loc revenirea în starea iniţială.
- Se observă că monostabilul după ce este declanşat, după o durată T_i revine în starea iniţială.

Concluzii!

- Până la t_1 circuitul este într-o stare stabilă, are o stare inițială bine definită.
- Dacă la V_2 avem "0" logic, orice semnal de declanșare nu își mai are rostul.
- Cât timp e "0" la una dintre intrările lui V_1, nu își schimbă starea.
- Monostabilul după o durată T_i revine în starea inițială.
- Indiferent de caz (a sau b) T_i are valoarea :

  $T_i = RC ln \frac{V_L - V_H}{V_L - V_T}$


Exemplu numeric:

La TTL :

V_L=0,2 V
V_H =3,5 V
V_T =1,5 V

$$\Rightarrow \quad T_i = RCln\frac{V_L - V_H}{V_L - V_T} = RCln\frac{0,2-3,5}{0,2-1,5} = RCln\frac{3,3}{1,3} \cong RC$$

B) CBM cu porți SAU – NU - TTL



a) **b)**

Fig.5 CBM cu porți SAU-NU - TTL (a) – diagrame de timp (b)

Nu se mai iau în calcul cele două cazuri pentru că s-a observat că diferența este nesemnificativă.

În figura de mai sus declanşarea se face pe frontul pozitiv.

Se porneşte interpretarea de la intrare şi se stabilesc stările iniţiale.

- În fig.5 sunt incluse două porţi TTl P_2 , P_2 de tip SAU-NU şi constanta de timp formată din rezistenţa R şi capacitatea C. În acest caz , rezistenta R este legată la $V_{CC.}$

- La ieşire tensiunea V_0 se notează în general cu (Q), iar la intrare se regăseşte notaţia tensiunii V_i, care este considerat semnal de declanşare.
- Ieşirea porţii P_1 se notează cu V_1, iar intrarea porţii P_2 cu V_X.
- La un circuit basculant monostabil trebuie stabilită în primul rând la început starea iniţială. Primul reper de interpretare a stării iniţiale pentru schema din fig. 5 este conexiunea rezistenţei R la tensiunea V_{CC} . Neavând semnal de declanşare, care să influenţeze în vreun fel circuitul, rezultă că în punctul V_X se stabileşte valoarea V_{CC}, care este considerată a fi în continuare în interpretarea diagramelor de timp, valoarea iniţială şi anume "1" logic.
- Altfel spus, indiferent ce se întâmplă în starea stabilă prin capacitate nu trece curent => căderea de tensiune pe rezistenţă este mică: ($I \cdot R = 0$)

  => în punctul X se stabileşte tensiunea V_{CC} ($V_X = V_{CC}$), iar la ieşire se stabileşte:

  ⇨ $V_0 = V_L$ = "0"
- S-au stabilit astfel toate stările iniţiale. Dacă la ieşire este stabilit nivel logic inferior, prin bucla de reacţie din schemă, rezultă că şi la intrare se fixează nivel logic inferior V_L, astfel încât la momentul t_1, ales aleatoriu, apare frontul crescător care face ca poarta P_1 să comute : $V_i = V_L$ ("0" +"0") => $V_1 = V_H$ = "1"
- Poarta P_1 fiind o poartă SAU care la modul general este activată cu un semnal pozitiv, la momentul t_1 se generează astfel la intrare, un semnal de declanşare de la V_L la V_H de o durată T_d.
  - ⇨ Saltul pozitiv determină automat ca poarta P_1 să treacă pe "0" logic .
  - ⇨ Saltul negativ se transmite prin capacitate în punctul V_X , unde există o tensiune de prag V_T, ce va fi depăşită în mod evident.
  - ⇨ Poarta P_2 va comuta.

Toate acţiunile se desfăşoară în lanţ.

- Având "0" logic => Se închide un curent => Tensiunea din punctul V_X tinde să revină la starea iniţială, tensiunea creşte spre V_{CC} (V_H) şi va creşte până la momentul t_2, când atinge tensiunea de prag V_T , ceea ce conduce la comutarea porţii P_2.
- Durata stării instabile se notează cu T_i .
- Dacă comuta poarta P_2 => Se transmite prin reacţie şi comută astfel şi poarta P_1 => Saltul pozitiv se transmite prin capacitate în punctul V_X şi aduce totul la starea iniţială, după

care se stabilizează punctul din V_X la o anumită valoare, ce se suprapune în acest caz cu V_{CC}.

⇨ $T_i = RCln\frac{V_{CC}-[V_{CC}-(V_H-V_L)]}{V_H-V_T}$

Exemplu numeric:

R= 400Ω

C=10 ns

$$T_i = 0{,}4 \cdot 10^3 \cdot 10 \cdot 10^{-9} Cln\frac{5-[5-(3{,}5-0{,}2)]}{3{,}5-1{,}5} = 2\mu s$$

Circuite integrate în tehnologie unipolară

Circuitele integrate în tehnologie unipolară utilizează ca şi dispozitiv de bază tranzistorul unipolar.

Tranzistorul unipolar: Structură

- Material semiconductor de bază care poate să fie de tip P sau N




Fig.6 Tranzistor unipolar

- *Exemplu structură*: Se consideră un material de tip P de Siliciu: În acest semiconductor de bază :

- Se difuzează două zone de tip N

- Cu cât energia este mai mare, cu atât zona de străpungere mai puternică;
- Cu cât timpul este mai mare, cu atât zona de străpungere mai adâncă;
- Se adaugă deasupra un strat izolator, cum ar fi dioxid de siliciu SiO_2, deoarece este un material izolant de foarte bună calitate.

Observaţie: Toate materialele lucrează doar în anumite limite de temperatură prestabilite, astfel încât:

- Calculatoarele sunt dotate cu elemente de răcire: având consum mare, apare astfel procesul de încălzire, ceea ce implică automat necesitatea unui proces de răcire;
- Fiecare calculator (sau aparat electronic) are încorporat sisteme cu orificii speciale care realizează procesul de răcire. Ca atare, este necesară o mare atenţie în momentul în care se utilizează aparatura pentru a nu se obtura astfel de orificii!
- Un alt proces de răcire este constituit din amplasarea unor radiatoare pe circuit (materiale metalice care elimină căldura). În acest fel se măreşte suprafaţa de radiere şi se menţine circuitul integrat la o anumită temperatură .
- Dacă cele două procedee de răcire nu sunt suficiente, o altă modalitate ar fi plasarea unui Culler (ventilator)
- Mai mult se poate plasa suplimentar un microfrigider (apa este recirculată pentru răcire)

În fig.6 este reprezentat schematic un tranzistor unipolar, în a cărui structură se pot observa:

- 4 depuneri metalice care formează 4 borne (S,G,D,B)
- Dispozitivul se numeşte: Metal, Oxid, Semiconductor şi este denumit în continuare :

  - *Tranzistor MOS* (are 4 terminale de bază, spre deosebire de cel bipolar)

    - G - Grila (poartă de intrare)
    - S – Sursa
    - D – Drena (drenaj)
    - B – Baza

Observaţie:

- **Tranzistorul Unipolar:**
  - 4 terminale de bază **(G,S,D,B)**
- **Tranzistorul Bipolar:**
  - 3 terminale de bază **(E,B, C)**

Se vor analiza în cele ce urmează următoarele cazuri:

a) În situaţia în care ***toate bornele sunt în gol*** (lăsate libere – nealimentate cu tensiune) => Tranzistorul MOS este blocat, deoarece între toate terminalele se formează o joncţiune de tip PN nepolarizată =>

- *Nu există posibilitatea de a trece curent* : nici de la stânga la dreapta, nici de la dreapta la stânga şi nici de sus în jos, deoarece există un strat izolator.

- **Terminale în gol => Tranzistor blocat => I= 0**

b) Pentru a face ca ***tranzistorul să intre în conducţie*** se aplică o diferenţă de potenţial între Grilă şi Bază, iar V_D va rămâne în gol:

- De obicei:
  - V_S= 0 V;
  - V_B= 0 V.

(De cele mai multe ori, în cazul tranzistoarelor MOS în circuite integrate, sursa S se conectează la bază, deoarece prin bază se mai pot face modificări nesemnificative)

- Între G (grilă), care este pozitivă şi B (bază) care are potenţialul cel mai mic (0V) se formează câmp electric ($\vec{E}$) de la "+" la "-". Câmpul electric generează deplasarea sarcinilor pozitive în sensul câmpului şi a sarcinilor negative în sens contrar acestuia.

Apare următorul fenomen: Se poate observa în fig.7

- Un material de SI de tip P are:

  - Sarcini majoritare "+"

  - Sarcini minoritare "-"

    - Întotdeauna într-un material semiconductor există sarcini electrice majoritare de un anumit fel, în funcţie de impurităţile siliciului introdus!




Fig.7 Tranzistor MOS

Astfel că, sub Grilă se adună sarcini negative "-", deşi majoritatea iniţial sunt sarcini pozitive "+", însă în vecinătatea grilei datorită câmpului electric ($\vec{E}$) prezent, sarcinile pozitive "+" sunt îndepărtate, iar sarcinile negative "-" sunt atrase spre grilă.

Acest proces conduce la un moment dat (nu de la început), pentru V_{GS} la atingerea unei tensiuni de prag V_T . Are loc astfel formarea unui "canal " între Drenă şi Sursă de tip N (se formează o zonă de inversare , zonă de sarcini negative majoritare (de tip N).

Adâncimea sa depinde de mărimea câmpului electric ($\vec{E}$), care depinde de valoarea tensiunii din grilă (V_{GS}) şi de timp, existând la un moment dat o situaţie în care se atinge tensiunea de prag V_T în care se creează un canal de legatură între Sursă şi Drenă, de tip N.




Fig.8 Tranzistor Mos - Reprezentare câmp electric

- Un semiconductor de tip P are rezistenţă mare, iar unul de tip N are rezistenţă mică. Prin formarea canalului (Drenă- Sursă) se creează o rezistenţă relativ redusă, astfel că apare premisa: să apară o deplasare de sarcini pozitive (+) la apariţia unei diferenţe de potenţial $V_{DS} > 0$.

c) **Dacă $V_{GS} > V_T$ şi $V_{DS} > 0$**

- Între Drenă şi Sursă se creează o conductanţă (un câmp electric) care creşte pe măsură ce creşte tensiunea Grila-Sursă (V_{GS})

- Această conductanţă poate genera un curent I_{DS} şi poate fi exprimată grafic printr-o caracteristică Volt /Amper ca în fig.13 şi poartă denumirea de "***Caracteristica de intrare a tranzistorului MOS***"




Fig. 9 Caracteristica de intrare a tranzistorului MOS

În ceea ce priveşte curentul drenă-sursă, acesta creşte dacă:

- Rezistivitatea scade

  sau

- Conductanţa creşte

➢ Este posibil să apară curent (I_{DS}) printr-o rezistenţă mică pentru $V_{GS} \geq V_T$

Observaţie:

➢ Curentul nu poate trece decât atunci când s-a format un canal la atingerea unei tensiuni de prag V_T de la Drenă-Sursă.

d) Dacă: $V_{GS} > V_T$ şi $V_{DS} >$ decât o valoare ($V_{GS} - V_T$) se creează două câmpuri electrice de data aceasta (fig.14), un câmp electric între Grilă şi Sursă ($\overline{E}_{GS}$) şi un câmp electric între Drenă şi Sursă ($\overline{E}_{DS}$), ceea ce face ca distribuţia câmpului electric total devine neuniformă, şi anume este:

- Maxim în vecinătatea (S)
- Minim în vecinătatea (D)





Fig.10 Distribuţie câmp electric

Canalul Drena-Sursă are formă neuniformă:

- Adâncime maximă în vecinătatea (S)
- Adâncime minimă în vecinătatea (D)



In fig.15 se poate observa cum în această situaţie trecerea curentului I_{DS} / (deplasarea sarcinilor) între Drenă şi Sursă tinde să:

- Crească liniar - în prima parte;
- Devine limitat - pe măsură ce se îngusteză canalul (în vecinătatea drenei)
- Ex. Pâlnia (apare limitare ce depinde de orificiul cel mai mic al pâlniei)




Fig.11 Caracteristica V/A Canal Drena-Sursă

Observaţie: Atunci când canalul este îngust există o limitare a numărului de sarcini ce pot trece.

Tranzistorul MOS – Caracteristici

Tranzistorul MOS poate fi reprezentat simbolic aşa ca în fig.1.




Fig.1 Tranzistor MOS – reprezentare simbolică

Tranzistorul MOS prezintă impedanţă mare la intrarea Grilei G, ceea ce implică trecerea unui curent de intrare foarte mic.

Caracteristica de intrare a tranzistorului MOS

Tranzistorul MOS prezintă o caracteristică de intrare în care curentul I_{DS} depinde de tensiunea V_{GS} .

- **I_{DS}= f (V_{GS})**

Atât timp cât :

- **$V_{GS} < V_T$ => $I_{DS} = 0$**
- **$V_{GS} > V_T$ => I_{DS} → creşte liniar cu condiţia ca:**
  - **$V_{DS} < V_{GS}$**




Fig.2 Caracteristica de intrare a tranzistorului MOS

V_T → Tensiunea de prag

Caracteristica de ieşire a tranzistorului MOS

Pentru ridicarea caracteristicii de ieşire a tranzistorului MOS se ţine cont de dependenţa curentului dintre Drenă şi Sursă, I_{DS} funcţie de diferenţa de potential dintre Drenă şi Sursă (tensiunea V_{DS}). Astfel că:

- **I_{DS}= f (V_{DS})**
  - $I_{DS} = 0$ pentru $V_{GS} < V_T$
  - I_{DS} → are o anumită valoare pentru o tensiune $V_{GS1} = V_T$
  - I_{DS} → are o anumită valoare pentru o tensiune $V_{GS2} > V_{GS1}$
  - I_{DS} → are o anumită valoare pentru o tensiune $V_{GS3} > V_{GS2}$

Caracteristica de ieşire a tranzistorului MOS prezintă o anumită particularitate:

- Pentru valori mici ale tensiunii V_{DS} , curentul I_{DS} creşte liniar;
- Pentru o anumită valoare a tensiunii V_{DS} , curentul devine constant;

Astfel că:

- Zonele reprezentate de modificarea liniară a curentului faţă de menţinerea curentului constant sunt delimitate de o curbă imaginară, ridicată şi exprimată funcţie de tensiunile de alimentare ale tranzistorului MOS →V_{DS},V_{GS}, cât şi de tensiunea de prag, V_T prin formula:
  - **$V_{DS}=V_{GS}-V_T$**




Fig.3 Caracteristica de ieşire a tranzistorului MOS

În cazul:

- Tranzistor unipolar:
  - Curentul este datorat de deplasarea sarcinilor pozitive "+" (minoritare)

- Tranzistor bipolar:
  - Curentul de colector este influenţat atât de deplasarea sarcinilor majoritare, cât şi a celor minoritare.

Deoarece la tranzistorul unipolar curentul este datorat doar de deplasarea sarcinilor minoritare, caracteristica din fig.3 depinde de adâncimea canalului definită de tensiunea DS (V_{DS}), iar aceasta poate să difere.

În acest sens se pot constata următoarele:

- Punctele care determină limitarea curentului I_{DS} se găsesc pe o curbă imaginară;
- Punctul de pe fiecare curbă poate fi unit cu celelalte;
- Formula ce determină curba este: $\mathbf{V_{DS}=V_{GS}-V_T}$

Caracteristica de ieşire a tranzistorului MOS are 3 regimuri de funcţionare, ce pot fi regăsite în fig.3, după cum urmează::

- Regim blocat ($I_{DS}=0$)
- Regim liniar (stânga)
- Regim saturat (dreapta)

a) **Regim blocat** :

- Tranzistorul este blocat pentru $\mathbf{V_{GS} < V_T}$ => $\mathbf{I_{DS}=0}$

b) **Regim liniar** :

- Pentru: $\mathbf{V_{GS} \geq V_T}$

şi $\mathbf{V_{DS} < V_{GS}-V_T}$ => $\mathbf{I_{DS}=2k[(V_{GS}- V_T) V_{DS} - \frac{V_{DS}^2}{2}]}$


Altfel spus, curentul I_{DS} creşte liniar cu tensiunea Drenă-Sursă (V_{DS}), cu condiţia ca:

$\mathbf{V_{DS} < V_{GS}-V_T}$.

- $k=k'\frac{W}{L}$
- k' – factor de recombinare a sarcinilor electrice şi se exprimă ca unitate de măsură în: $\frac{\mu A}{V^2}$
- W şi L sunt mărimile canalului tranzistorului MOS

Se poate observa cum curentul este influenţat de tensiuni (de pătratul lor).

Dacă tranzistorul MOS este privit de sus, fiind considerat a fi un semiconductor de tip P cu două insule de tip N poate fi reprezentat ca şi în fig. 4, considerând în continuare următoarele notaţii:



- **$K = K' \cdot \frac{W}{L}$**
- **K' - coeficient de deplasare a sarcinilor electrice**
- **W – lăţime canal**
- **L – lungime canal**

Fig.4 Tranzistor MOS privit de sus

L = Lungimea canalului (distanţa dintre Sursa şi Drenă)

W = Lăţimea canalului (dintre Sursa şi Drenă)

K' - exprimă practic mobilitatea sarcinilor electrice

Observaţii:

- K este exprimat în µA [$K = K' * \frac{W}{L}$]
- $K' = \frac{(\mu A)}{V2}$;
- Raportul $\frac{W}{L}$ generează valoarea rezistenţei canalului (format dintr-un material semiconductor de o anumită rezistenţă)
- Dacă (L) - lungimea canalui este mare => rezistenţa mare => scade valoarea curentului
- Dacă (W) lăţimea canalui este mare => rezistenţa mică => creşte valoarea curentului
- ✓ **Cele două elemente L şi W permit modificarea curentului prin tranzistor si se va constata mai jos cum în Regim saturat curentul are cea mai mare valoare.**

c**) Regim saturat** :

- Pentru: $V_{GS} \geq V_T$ **şi** $V_{DS} \geq V_{GS}-V_T$ => $I_{DS} = k[V_{GS} - V_T]^2$

  În acest caz , curentul I_{DS} prezintă o valoare constantă şi maximă –fiind cel mai mare

Exemplul 1:

- Pentru $\frac{W}{L} = 1$; (lăţimea = lungimea)
- k'=20 $\frac{\mu A}{V^2}$; V_{DD}=6V; V_T=2V; V_{GS}=Vi; V_{DS}=Vo

- **Caracteristica de intrare ($I_{DS=}$ f (V_{GS}))** se va ridica după cum este prezentat în fig.5:




Fig.5 Caracteristica de intrare a tranzistorul MOS – Exemplul 1

a) Pentru $V_{GS}<V_T=2V$ => $I_{DS}=0$

b) Pentru $V_{GS}=3V$ => $I_{DS}=20\ {}^{\mu A}/_{V^2}\ [3-2]^2\ V^2$ => $I_{DS} = 20\ \mu A$

c) Pentru $V_{GS}=4V$ => $I_{DS}=20\ {}^{\mu A}/_{V^2}\ [4-2]^2\ V^2$ => $I_{DS} = 80\ \mu A$

d) Pentru $V_{GS}=5V$ => $I_{DS} = 20\ {}^{\mu A}/_{V^2}\ [5-2]^2\ V^2$ => $I_{DS} = 180\ \mu A$

e) Pentru $V_{GS}=6V$ => $I_{DS}= 20\ {}^{\mu A}/_{V^2}\ [6-2]^2\ V^2$ => $I_{DS} = 320\ \mu A$

- **Caracteristica de iesire a tranzistorului MOS: $I_{DS}=f(V_{DS})$** se va ridica după cum este prezentat în fig.6




Fig.6 Caracteristica de ieşire a tranzistorul MOS – Exemplul 1

a) Pentru $V_{GS} < V_T$ => $I_{DS}= 0$

b) Pentru $V_{GS} = 3V$ => $I_{DS}= 20\ \mu A$

și

- $V_{DS}=V_{GS} - V_T = 3 - 2 = 1$ V

=> până la 1 V => **regim liniar** și după 1 V => **regim saturat**

(I_{DSmax} =20 μA ->**limitat**)

c) Pentru $V_{GS} = 4V$ => $I_{DS}= 80\ \mu A$;

și

- $V_{DS}=V_{GS} - V_T = 4 - 2 = 2$ V

=> până la 2 V => **regim liniar,** iar după 2 V => **regim saturat limitat**

d) Pentru **V_{GS} =5V => I_{DS}= 180 µA**

și

- **$V_{DS}=V_{GS} - V_T$** = 5 – 2 = 3 V

=> până la 3 V => **regim linear** (V_{DS}), iar după 3 V => **regim saturat limitat** (I_{DS} limitat la 180 µA)


e) Pentru **V_{GS}** =6V; **I_{DS}**= 320 µA

=> până la 4V => **regim liniar** (V_{DS}), iar după 4 V => **regim saturat limitat** (I_{DS} limitat la 320 µA)

Observaţie:

- ✓ **Se unesc punctele obţinute cu o linie întreruptă şi se poate observa astfel în partea stângă a graficului din fig. 6 că este delimitat regimul liniar, iar în partea dreaptă cel saturat.**

Concluzie:



- **Caracteristica de intrare şi ieşire a oricărui dispozitiv generează punctele de funcţionare de la intrare şi ieşire**

- **Se obţine între intersecţia dintre caracteristica de intrare şi ieşire şi dreapta de sarcină**

Fig.7 Caracteristica de intrare/ieşire a tranzistorul MOS – Exemplul 1

ANTAJELE TRANZISTOARELOR MOS

- Tranzistorul MOS permite realizarea unor componente la dimensiuni extrem de mici.

Intrebare: Pentru a genera un tranzistor cu dimensiunea cea mai mică, care ar fi elementul ce joacă un rol hotărâtor în acest sens?

Răspuns: Este linia trasată pe aşchia de siliciu cu un laser (ce are un anumit spot). Cu cât dimensiunea liniei este mai mare sau mai mică, cu atât şi dimensiunea tranzistorului devine mai mare sau mai mică.

- La tranzistorul MOS distanţa cea mai mică este între Drenă şi Sursă (liniile sunt imaginare) : dacă linia este groasă => lungimea canalului mare => curent mic => rezistenţă mare
- Pentru realizarea componentelor electronice de dimensiune foarte mică, elementul esenţial este linia trasată de laser => (microelectronica/ nanoelectronica)
- Circuitele care au consum mare nu se pot integra, nu pot fi plasate una lângă alta pentru că se influenţează
- Există mai multe elemente care determină gradul de integrare.
- Dorinţa oamenilor este de a avea în buzunar un supercalculator care să facă de toate. În acest moment nu este posibil, însă tehnologia avansează pe zi ce trece tot mai mult.
- Cu cât dimensiunea unui calculator este mai mică, cu atât investiţiile/costurile sunt mai mari => progres!
- Curenţi de ordin mic:

- Tranzistorul MOS – de ordinul microamperilor
- Tranzistorul bipolar – de ordinul miliamperilor

Consecinţă directă:

- **Curent mic => Consum mic => Una din calităţile tranzistorului MOS (tranzistor unipolar) => Grad de integrare foarte mare**

- **Tehnologia unipolară permite cel mai mare grad de integrare.**
- **Memoriile semiconductoare au cel mai mare grad de integrare.**

Paralelă între Tehnologia MOS şi Tehnologia Bipolară

1. **Avantaj MOS :**
   - ✓ **Tehnologie mai simplă**
   - ✓ **Etapele tehnologice sunt mai reduse**

- Cu cât mai puține etape => prețul de cost mai mic => mai puține pierderi

➢ Tehnologia bipolară necesită 5 etape tehnologice

➢ Tehnologia MOS implică 3 etape tehnologice

Tranzistoare MOS – 3 Etape tehnologice

- Se presupune în mod imaginar că se dorește construirea unui integrat pe o placă de siliciu. În acest sens ar trebui parcurşi următorii paşi:

1) Construirea Drenei şi a Sursei: se injectează cu sarcini negative suprafața de siliciu de tip P, se generează astfel zonele de tip N pentru Sursă şi Drenă
2) Construire strat Dioxid de Siliciu prin difuzie cu Siliciu
3) Evaporare

Tranzistoare bipolare – 5 Etape tehnologice

- Deoarece tranzistorul MOS are tot timpul joncţiuni PN (de sens opus), astfel fiind izolat de tranzistorul MOS vecin, la tranzistorul bipolar nu există o astfel de facilitate:

➢ Pentru a construi o astfel de izolare se realizează insule izolatoare (de tip NP) pe care se montează diode, rezistenţe.

Aşadar în tehnologie MOS se realizează acest proces în mod direct, însă în tehnologia bipolară sunt necesare insule :

➢ Construcţie insule izolatoare => Implică mai multe etape tehnologice

➢ Fiecare etapă produce rebut => preț de cost mai mare

➢ Cu cât sunt mai puţine etape, cu atât rezultă mai puţine rebuturi şi implicit, costuri mai mici.

✓ **Tehnologia MOS mai ieftină decât Tehnologia bipolară**

2) Avantaj MOS :

✓ **Lipsă insule izolatoare**

- O insulă izolatoare este echivalentul a 200 de porţi
- Lipsa insulelor izolatoare => creşte gradul de integrare şi siliciul este folosit mai eficient
- SI reprezintă 80% din preţul unui CI (20% investiţii, proiectant, etc) => cu cât este mai eficient folosit => scade preţul de cost al integratului => creşte gradul de integrare

3) Avantaj MOS:

✓ **Dimensiunea geometrică a tranzistorul MOS este cu un ordin de mărime mai mic decât tranzistorul bipolar => creşte gradul de integrare**

4) Avantaj MOS:

✓ **Tranzistorul MOS poate fi folosit ca rezistenţă de orice valoare**

Ca şi o paranteză se poate privi astfel situaţia următoare:

- Rezistenţa se obţine ca rezistenţă de canal astfel:
- Ex: Dacă un canal are o valoare R, 2R etc. implică realizarea unui canal de două ori mai mare, de unde va rezulta o suprafaţă ocupată din ce în ce mai mare, astfel încât cantitatea de siliciu va fi folosită în mod ineficient.
  - **În tehnologia bipolară** - rezistenţe de valori mari – extrem de scumpe => siliciul folosit necorespunzător
  - **În tehnologia MOS** – în orice poziţie pe caracteristica statică de transfer se obţine un raport tensiune/curent de diferite valori

Practic :

- Se alege punctul de funcţionare al tranzistorului MOS
- Se stabileşte valoarea rezistenţei – de la infinit la o anumită valoare

Concluzie:

- **Tranzistorul MOS poate fi modelat sub orice rezistenţă => Rezistenţa nu constituie o problemă**

5) Avantaj MOS

✓ **Tranzistorul MOS se poate cupla în mod direct**

=> se elimină componentele electronice în plus

=> grad de integrare mare

6) Avantaj MOS

- ✓ **Tensiuni de alimentare V_{DS} = 3V ÷ 15 V**

7) Avantaj MOS

- ✓ **Curentul în trazistorul MOS este mic => Poate comanda un număr mare de porţi:**
- ➢ **Grad de integrare mare**
- ➢ **Preţ mic**
- ➢ **Consum mic (Putere mică)**

Concluzie:


- ➢ **Există perspective de îmbunătăţire a tehnologiei prin micşorarea în mod practic a liniei => tranzistoare din ce în ce mai mici ce permit îmbunătăţiri la rândul lor.**

DEZAVANTAJELE TRANZISTOARELOR MOS

1. **Un prim dezavantaj** în cazul tranzistoarelor MOS îl constituie **valoarea rezistenței de trecere dintre drenă și sursă, care este relativ mare .**


   Intrebare: Care ar fi dezavantajul în acest caz?
   Răspuns: Constanta de timp RC fiind mare, implică timpi de comutare mari (t=2,2·RC).

   În consecinţă şi frecvența de lucru va fi mai mică spre deosebire de tehnologia bipolară.



Pentru o mai bună înţelegere se ilustrează în fig. 8 şi 9 reprezentarea simbolică a unui tranzistor unipolar şi bipolar atunci când se află în conducţie:


- **Tehnologie unipolară**



- **t=2,2·RC (mare)**
- **Timpi de comutare mari**
- **Frecventă mică**

Fig8. Rezistenţa când tranzistorul unipolar conduce

- **Tehnologie bipolară**




- **t=2,2·RC (mic)**
- **Timpi de comutare mici**
- **Frecventă mare**

Fig9. Rezistenţa când tranzistorul bipolar conduce

Concluzie:

- **Tranzistorul MOS are timpi de comutare mult mai mari decât tranzistorul bipolar;**
- **Tehnologia MOS permite o frecvenţă de lucru mai mică decât tehnologia bipolară.**


2. **Al doilea dezavantaj** în cazul tranzistoarelor MOS îl constituie **modul dificil de lucru** cu acestea, din următoarele motive:
   - Orice dispozitiv semiconductor are şi un comportament capacitiv, deoarece prezintă o capacitate parazită la intrare şi una la ieşire ;
   - Dispozitive semiconductoare :
     - Tranzistorul MOS
     - Tranzistorul bipolar
   - La tranzistorul MOS capacitatea de intrare prezintă o particularitate specială: rezistenţa de intrare este imensă, fiind înconjurată de rezistenţe mari.
   - În fig. 10 se prezintă acest aspect, reamintind totodată şi reprezentarea tranzistorului unipolar din cursul anterior :



- **Capacitatea parazită la tranzistorul unipolar**

Fig.10 Capacitatea parazită la tranzistorul unipolar - MOS

- Materialul de dioxid de siliciu (SiO_2) este un material izolator de o calitate foarte bună, ceea ce implică şi o rezistenţă foarte mare. Din acest motiv, capacitatea de intrare este tot timpul înconjurată de impedanţe mari (rezistenţe) mari.



- **Capacitatea parazită la tranzistorul bipolar**

Fig.11 Capacitatea parazită la tranzistorul bipolar

În fig.11 este reprezentată schematic capacitatea parazită în cazul unui tranzistor bipolar. Este adevărat că în acest caz în situaţia în care baza este în gol, rezistenţa este mare, dar când tranzistorul conduce, rezistenţă este mică.

- În cazul unei diode în ceea ce priveşte joncţiunea Bază - Emitor –atunci când este polarizată corespunzător, dioda va conduce.
- În schimb la tranzistorul MOS, capacitatea parazită nu găseşte o cale cu rezistenţă mică să se descarce, astfel încât ea se tot încarcă - Grila se încarcă

şi la atingerea mâinii, deoarece în mediul înconjurător există sarcini electrice => Tensiunea V_G poate crește foarte mult, atât de mult că poate să ajungă până la 4000÷10000 V (se poate alimenta un tren). Se menţionează faptul că aceasta este o tensiune electrostatică, lipsită de putere (omul nu se poate accidenta prin electrocutare), însă poate crea căi de transmitere a sarcinilor.

- Deoarece, dioxidul de siliciu suportă o tensiune de aproximativ 90V, ca urmare poate rezulta distrugerea tranzistorului.

Concluzie:

- **Tranzistorul MOS prezintă o sensibilitate foarte ridicată de distrugere și necesită condiții speciale de lucru**


Când se lucrează cu astfel de circuite sunt necesar a fi luate o serie de **măsuri de protecţie**:

- **Mediul de lucru cu dispozitive MOS , trebuie protejat de tensiunile electrostatice :**
  - Eliminarea echipamentelor ce pot produce câmpuri electromagnetice puternice în vecinătatea componentelor.
  - Operatorii sunt obligaţi să poarte echipament de protecţie antistatică:
    - îmbrăcăminte cu ţesătură carbonică;
    - încălţăminte antistatică;
    - conectarea la masă;
    - mediu de lucru ionizat.

Concluzie:

- **Fenomenul de încărcare electrostatică** implică **posibilităţi de distrugere foarte mari**, iar pentru a evita astfel de situaţii sunt necesar a fi luate anumite **măsuri de siguranţă în producţie**, cum ar fi :

- **Terminalele tranzistoarelor, a circuitelor integrate să nu fie lăsate în gol;**
- **În cazul transportului sau depozitării se recomandă ca terminalele circuitelor integrate să fie conectate împreună.**
- **Dacă dispozitivele MOS fac parte dintr-un sistem numeric ce nu a fost utilizat mult timp este indicat ca înainte de punerea sub tensiune să se facă o descărcare a capacităţilor de intrare a circuitelor prin scurtcircuitarea tuturor terminalelor.**



Observaţie:

- ✓ **Tehnologia MOS este în continuu progres.**

Concluzii:

- **Tehnologia MOS nu a ajuns la o fază de saturaţie => posibilităţi de îmbunătăţire**
- **Există tranzistoare MOS şi cu rezistenţe mici => se mai poate îmbunătăţi tehnologia**
- **Dacă se micşorează distanţa între Drenă şi Sursă => se micşorează şi rezistenţa => creşte frecvenţa**

- ➢ **Cele două dezavantaje sunt suficiente astfel încât tehnologia MOS să nu înlocuiască în totalitate tehnologia bipolară.**
- ➢ **Există şi o tehnologie BIMOS ce combină tehnologia bipolară cu MOS plecând de la avantajele fiecărei tehnologii, însă implică un preţ de cost ridicat.**

CONSTRUCŢIA UNUI CIRCUIT LOGIC CU TRANZISTOARE MOS

Tranzistor MOS – reprezentare simbolică




Fig.1 Tranzistor MOS - simbolic

Dacă $V_B = V_S = 0$ => Simbolul tranzistorului se simplifică

⇓

Dacă borna din bază este conectată la sursă (masă) => Baza nici nu mai este reprezentată




Fig.2 Tranzistor MOS - generic


Există mai multe tipuri de tranzistoare MOS. Cel reprezentat mai sus în fig.1 este tranzistorul MOS cu canal N şi se numeşte NMOS.

De asemenea mai pot exista tranzistoare MOS şi cu canal P, numite PMOS (fig4).

Fiecare tip de tranzistor poate fi cu canal indus sau initial, după cum urmează a fi descrise în continuare.

Caracteristicile de intrare şi ieşire prezentate în cursurile precedente au fost cu referire la un tranzistor MOS cu canal indus → canalul este format în urma aplicării unei comenzi.

Tranzistorul MOS cu canal initial prezintă situaţia inversă → canalul a fost dopat iniţial cu impurităţi corespunzătoare, la pornire tranzistorul este în conducţie, iar prin comandă tranzistorul se poate bloca, astfel încât să poată elimina acest canal initial.






Fig.3

NMOS - Tranzistor MOS cu canal N

Fig.4

NMOS - Tranzistor MOS cu canal P

- **Tranzistorul NMOS**
  - **Cu canal indus**
  - **Cu canal iniţial**
- **Tranzistorul PMOS**
  - **Cu canal indus**
  - **Cu canal iniţial**

Tranzistorul NMOS cu canal indus este cel descris mai sus. În primă fază acesta nu are canal şi abia după ce se aplică tensiune la diferite borne se generează un canal de rezistenţă mică.

Tranzistorul NMOS cu canal iniţial constă în faptul că prin construcţie, în faza iniţială are canal de trecere şi prin tensiunea de comandă se anulează acest canal.

INDUS – inițial nu are canal, iar după aplicarea unei tensiuni la diferite borne este generat un canal de rezistență mică.

ININIȚIAL – prin construcție există canal de trecere (fără aplicarea tensiunii), iar prin tensiunea de comandă se anulează canalul

La ora actuală sunt folosite cu prioritate tranzistoarele NMOS cu canal indus – format prin comandă.

Tranzistorul NMOS cu canal indus




Fig. 5 NMOS cu canal indus – Caracteristica de intrare şi ieşire

În fig.5 sunt reprezentate caracteristicile de intrare şi ieşire ale tranzistorului NMOS cu canal indus în funcţie de variaţia valorilor tensiunii Grilă – Sursă (V_{GS}) faţă de tensiunea de prag V_T, după cum urmează:

Caracteristica de intrare:

- $V_{GS} < V_T \rightarrow$ Curentul este zero $I_{DS} = 0$
- $V_{GS} > V_T \rightarrow$ Curentul creşte exponenţial

Caracteristica de ieşire

- $V_{GS} < V_T \rightarrow$ Curentul este zero $I_{DS} = 0$
- $V_{GS} > V_T \rightarrow$ Curentul creşte liniar şi se stabilizează la o anumită valoare

Tranzistorul NMOS cu canal indus/iniţial - Paralelă - Caracteristica de intrare




Fig.6 Tranzistorul NMOS cu canal indus/iniţial – Caracteristicile de intrare

Tranzistorul NMOS cu canal iniţial → canalul iniţial este realizat:

- fără aplicarea vreunei tensiuni
- cu injectare sarcini electrice negative

Din acest motiv, caracteristica de intrare şi ieşire diferă faţă de tranzistorul NMOS cu canal indus, însă nu foarte mult.

- **Caracteristica de intrare la tranzistorul NMOS cu canal iniţial porneşte de la valori negative**

- Orice tensiune < V_T => blochează tranzistorul
- Dacă V_{GS} = 0 => Există curent => Există canal

Obs: Caracteristica de intrare diferă, dar nu foarte mult ⇒ deplasare spre valori negative!

Tranzistorul NMOS cu canal indus/inițial - Paralelă - Caracteristica de ieşire

Caracteristica de ieşire se ridică în ambele cazuri prin exprimarea curentului Drena Sursă ($\mathbf{I_{DS}}$) , funcție de tensiunea Drena Sursa ($\mathbf{V_{DS}}$) → $\mathbf{I_{DS}= f (V_{DS})}$




Fig.7 Tranzistorul NMOS cu canal indus/initial – Caracteristicile de ieşire

Observaţie:

- **Caracteristica de ieşire este identică ca formă, dar pot apărea valori diferite!**
- **Pentru tranzistorul NMOS cu canal inițial → Tensiunea de prag V_T are valori negative .**

Tranzistorul PMOS cu canal indus – Caracteristica de intrare

La tranzistorul PMOS cu canal indus toate valorile sau mărimile electrice sunt de sens contrar faţă de tranzistorul NMOS cu canal indus.

Caracteristica de intrare prezintă în acest caz valori negative:

- Curentul Drenă-Sursă (I_{DS}) → negativ,
- Tensiunea Grilă-Sursă (V_{GS}) → negativă,
- Tensiunea de prag (V_T) → negativă




Fig.8 Tranzistorul PMOS cu canal indus – Caracteristicile de intrare

- Zona N se schimbă cu zona P şi invers => se schimbă semnul şi sensul curentului atunci când apare canalul

Caracteristica de intrare:

- $|V_{GS}| < |V_T|$→ Curentul este zero $I_{DS} = 0$
- $|V_{GS}| > |V_T|$→ Curentul scade exponenţial

Observaţie:

- **Caracteristica de intrare la PMOS este la fel ca la NMOS, dar inversată.**

Tranzistorul PMOS cu canal indus – Caracteristica de ieşire

Caracteristica de ieşire prezintă şi în acest caz valori negative:

- Curentul Drenă-Sursă (I_{DS}) → negativ,
- Tensiunea Drenă-Sursă (V_{GS}) → negativă,
- Tensiunea de prag (V_T) → negativă




Fig.9 Tranzistorul PMOS cu canal indus – Caracteristicile de ieşire

Caracteristica de ieşire:

- $|V_{GS}| < |V_T| \rightarrow$ Curentul este zero $\rightarrow$ $I_{DS} = 0$
- $|V_{GS}| > |V_T| \rightarrow$ Curentul I_{DS} scade liniar şi se stabilizează la o anumită valoare.
- Zonele reprezentate de modificarea liniară a curentului faţă de menţinerea curentului constant sunt delimitate de o curbă imaginară, ridicată şi exprimată funcţie de tensiunile de alimentare ale tranzistorului PMOS $\rightarrow V_{DS}, V_{GS}$, cât şi de tensiunea de prag, V_T prin formula:
- $|V_{DS}| = |V_{GS}| - |V_T|$

- **Caracteristica de ieşire la PMOS este la fel ca la NMOS, dar inversată.**


Circuite logice cu tranzistor MOS

Cu tranzistorul MOS se realizează circuite logice destul de dificil, deoarece performanţele prezintă valori reduse. Astfel că, pentru a îmbunătăţi performanţele circuitelor logice s-au adoptat mai multe soluţii.

O primă soluţie ar fi realizarea "Invertorului NMOS cu rezistenţă de sarcină liniară". Construcţia şi funcţionarea acestuia va fi prezentată în cele ce urmează:

A. Invertorul NMOS cu rezistenţă de sarcină liniară

Observaţie:



- **Orice tranzistor ca să funcţioneze corect trebuie să aibă o rezistenţă care să limiteze curentul!**

Fig.10 Invertorul NMOS cu rezistenţă de sarcină liniară

Funcţionare ideală:

Orice invertor ar trebui să funcţioneze în mod ideal astfel:

a) Dacă **$V_i < V_T$** => tranzistorul **NMOS este blocat** => **$I_{DS} = 0$**

=> $V_O = V_{DD} - I_{DS} \cdot R_D$

=> **$V_o = V_{DD} = V_H$**

=> În această situaţie la ieşire se stabilizează nivelul logic cel mai ridicat.

b) Dacă **$V_i > V_T$** => tranzistorul **NMOS conduce** => **I_{DS}= maxim posibil** (tranzistorul intră în saturare);

$$\Rightarrow V_0 = V_{DD} - \underbrace{I_{DS} R_D}_{\text{mare}} \cong 0^V = V_L \text{ (ideal)}$$

=> În această situaţie la ieşire se stabilizează nivelul logic inferior.

Caracteristica de ieşire pentru un tranzistor NMOS

Exemplu numeric: Se consideră că:

- $R_D = 20\ k\Omega$; k'=20 $\frac{\mu A}{V^2}$; $V_T = 2V$
- $I_{DS} = 0 \Rightarrow V_{DS} = V_{DD} = 6V$
- $V_{DS} = 0 \Rightarrow I_{DS} = \frac{V_{DD}}{R_D}$

a) $V_i = V_{GS} < V_T = 2V$ => $I_{DS}=0$

- $V_0 = V_{DD} - I_{DS} \cdot R_D$ (2)

=> $V_0 = V_{DD}$

=> Curentul I_{DS} este zero

b) $V_i = V_{GS} = 3V$

=> $I_{DS} = k[V_{GS} - V_T]^2 = 20\ [3-2]^2$

=> **I_{DS}=20 μA**

=> **V_0**= $V_{DS} = V_{GS} - V_T =$ **1V**

=> Curentul I_{DS} creşte liniar pana la tensiunea când V_{DS} = 1 V, după care rămâne constant pe toată durata modificării tensiunii V_{DS}.

c) $V_i = V_{GS}$ = 4V

=> $I_{DS} = k[V_{GS} - V_T]^2 = 20\ [4-2]^2$

=> **I_{DS}=80 μA**

=> **V_0**= $V_{DS} = V_{GS} - V_T =$ **2V**

=> Curentul I_{DS} creşte liniar pana la tensiunea când V_{DS} = 2 V, după care rămâne constant pe toată durata modificării tensiunii V_{DS}.

d) $\mathbf{V_i = V_{GS} = 5V}$ => $I_{DS} = k[V_{GS} - V_T]^2 = 20\,[5-2]^2$

=> $\mathbf{I_{DS} = 180\ \mu A}$

=> $\mathbf{V_0} = V_{DS} = V_{GS} - V_T = \mathbf{3V}$

=> Curentul I_{DS} creşte liniar pana la tensiunea când V_{DS} = 3 V, după care rămâne constant pe toată durata modificării tensiunii V_{DS}.

e) $\mathbf{V_i = V_{GS} = 6V}$ => $\mathbf{I_{DS} = 320\ \mu A}$

=>$\mathbf{V_0} = V_{DS} = \mathbf{4V}$

=> Curentul I_{DS} creşte liniar pana la tensiunea când V_{DS} = 4 V, după care rămâne constant pe toată durata modificării tensiunii V_{DS}.




Fig.11 Caracteristica de ieşire a tranzistorului NMOS - intersecţia cu dreapta de sarcină

Se propune în continuare să se stabilească punctele de funcţionare ale tranzistorului NMOS.

Punctul de funcţionare al oricărui tranzistor, chiar si la un tranzistor MOS se obţine prin:

- intersecţia dintre caracteristica de intrare cu dreapta de sarcină pentru a obţine punctul de funcţionare de la intrare;
- intersecţia dintre caracteristica de ieşire cu dreapta de sarcină, pentru a obţine punctul de funcţionare de la ieşire.

Dreapta de sarcină se obţine pe circuitul de ieşire, unde se se formează curentul I_{DS} şi se trasează în modul următor:

- Pornind de la formula de calcul ce se aplică pentru aflarea curentului ce trece între Drenă şi Sursă se va trasa în continuare punct cu punct (fig.9) şi dreapta de sarcină specifică acestei situaţii:

  - $V_{DD} = R_D \cdot I_{DS} + V_{DS} \Rightarrow I_{DS} = \frac{V_{DD} - V_{DS}}{R_D}$

  Dreapta de sarcină :

- Pentru $\mathbf{I_{DS} = 0} \Rightarrow \mathbf{V_{DS} = V_{DD}}$
- Pentru $\mathbf{V_{DS} = 0} \Rightarrow \mathbf{I_{DS} = \frac{V_{DD}}{R_D}}$

Exemplu numeric: Se consideră că:


- $R_D = 20\ k\Omega$;
- $I_{DS} = 0 \Rightarrow V_{DS} = V_{DD} = 6V$
- $V_{DS} = 0 \Rightarrow I_{DS} = \frac{V_{DD}}{R_D}$;
- $V_{DD} = 6V; \Rightarrow I_{DS} = \frac{6}{20 \cdot 10^3} = 300\mu A$ (1)

Dreapta de sarcină constă în unirea celor două puncte specificate în relaţia (1) şi intersectează caracteristica statică de ieşire în diferite puncte ce pot fi regăsite în fig. 11.

Având cele două elemente, se va ridica în continuare caracteristica statică de transfer caracterizată de relaţia :

- $\mathbf{V_0 = f(V_i)\ [\ V_{DS} = f(V_{GS})]}$

Caracteristica statică de transfer ideală - $\boldsymbol{V_0 = f(V_i)}$



- **Se prezintă o zonă de tranziţie destul de abruptă în vecinătatea tensiunii de prag, iar în mod ideal se ia jumătate din V_{DD}**

Fig.12 Caracteristica statică de transfer ideală $V_{0=}$ f (V_I)

În general caracteristicile statice nu se încadrează întotdeauna pentru o familie de circuite integrate într-o caracteristică ideală.

Caracteristica statică de transfer reală pentru cazul A - $\mathbf{V_0 = f(V_i)}$

Se presupune în continuare că tranzistorul a cărui caracteristică se analizează este identic cu cel prezentat mai sus în acest curs, practic ar fi aceeiaşi caracteristică.

Întrebare: Ar putea exista şi alte cacteristici intermediare?

Răspuns: Da. În exemplul dat, au fost luate în calcul valori întregi

$$V_{DD} = 6V; => I_{DS} = \frac{6}{20 \cdot 10^3} = 300\mu A$$

În continuare se va ridica grafic caracteristica statică de transfer reală pentru cazul R_d = 20 kΩ:

Caracteristica statică de transfer reală $R_D = 20$ kΩ




Fig.13 Caracteristica statică de transfer reală pentru R_d = 20 kΩ

Se iau în calcul următoarele ipoteze:

a) $\mathbf{V_i = V_{GS} < V_T = 2V \Rightarrow I_{DS}=0}$

$\mathbf{\Rightarrow V_0 = V_{DD} = 6V}$

=> Curentul I_{DS} este zero şi se intersectează cu dreapta de sarcină la 6 V

b) $\mathbf{V_i = V_{GS} = 3V \Rightarrow I_{DS}=20\ \mu A}$

$\Rightarrow \mathbf{V_0 = 5{,}8\ V}$

=> Curentul I_{DS} se intersectează cu dreapta de sarcină la 5,8 V

c) $\mathbf{V_{GS} = 4V \Rightarrow I_{DS}=80\ \mu A}$

$\Rightarrow \mathbf{V_0 = V_{DS}=4{,}5V}$

=> Curentul I_{DS} se intersectează cu dreapta de sarcină la 4,5 V

d) $\mathbf{V_{GS} = 5V \Rightarrow I_{DS}=180\ \mu A}$

$\Rightarrow \mathbf{V_0 = V_{DS}=2{,}5V}$

=> Curentul I_{DS} se intersectează cu dreapta de sarcină la 2,5 V

e) $\mathbf{V_{GS} = 6V \Rightarrow I_{DS}=320\ \mu A}$

$\Rightarrow \mathbf{V_0 = V_{DS}=2{,}1V}$

=> Curentul I_{DS} se intersectează cu dreapta de sarcină la 2,1 V

Dacă se face o comparaţie între cele două caracteristici statice de transfer (ideală şi reală pentru cazul dat) se poate constata că există diferenţe semnificative:

Întrebare: Ce ar trebui făcut pentru îmbunătăţirea caracteristicii statice de transfer?

Soluţie: Dacă $R_D = 40\ k\Omega$ (s-ar dubla spre exemplu) , cum ar fi dreapta de sarcină?

- $I_{DS} = \frac{6}{40 \cdot 10^3} = 150\mu A$

  - ⇨ Se poate observa în fig. 11 că doar la $150\mu A$ curentul I_{DS} se intersectează cu dreapta de sarcină
  - ⇨ De asemenea se observă că la ieşire $V_{DS} = 5{,}5$ V (ar trebui 0V)
  - ⇨ **Dacă rezistenţa este mai mare => alte puncte de intersecţie pe dreapta de sarcină (fig. 11)!**
  - ⇨ **Altă caracteristica statică de transfer (fig. 13) → mai apropiata de caracteristica ideală**

Observaţii:

- ✓ Dacă rezistenţa este mai mare => Caracteristica statică de transfer se apropie de caracteristica ideală
- ✓ Pentru a apropia caracteristica statică de transfer de caracteristica ideală este necesar ca rezistenţa R_D să aibă valori foarte mari!

Dar:


- Rezistenţă mare => Constantă de timp mare => Frecvenţe de lucru foarte joase
- ➢ Rezultă că în acest tip de circuit se adoptă o rezistenţă $R_D \approx 10$ ori mai mare decât rezistenţa tranzistorului :

$$R_{MOS} = 1\ k\Omega$$
$$R_D = 10\ R_{MOS}$$

Concluzie:

- În general nu se folosesc rezistenţe liniare, ci tranzistorul în funcţie de punctul de funcţionare poate juca rolul unei rezistenţe => **Se adoptă a doua soluţie, şi anume** :

B. Invertorul NMOS cu rezistenţă de sarcină neliniară



- **T_1 ,T_2 = tranzistoare identice**
- **T_2 = tranzistor MOS ce funcţionează ca şi o rezistenţă**

- **T_2 > are punctul de funcţionare fix**

- **T_1 > poate avea diferite puncte de funcţionare**

Fig.14 Invertorul NMOS cu rezistenţă de sarcină neliniară

Orice transistor MOS poate lucra pe post de rezistenţă, dacă se alege în mod corespunzător punctul de funcţionare. Dacă se modifică punctul de funcţionare, se modifică şi valoarea rezistenţei. În astfel de situaţii pe post de rezistenţă se alege un alt tranzistor MOS, cu Grila G legată la tensiunea de alimentare V_{DD}= 6V (ca şi exemplu):

- Tranzistorul $\mathbf{T_2}$ → Rezistenţă
- Tranzistorul $\mathbf{T_1}$ → Invertor

Funcţionare invertor NMOS cu rezistenţă de sarcină neliniară:

Pentru a analiza funcţionarea invertorului NMOS cu rezistenţă de sarcină neliniară se iau în calcul următoarele ipoteze:

a) Dacă $\mathbf{V_i = V_{GS1} < V_T = 2V \Rightarrow I_{DS1} = 0}$ (curentul care trece prin $\mathbf{T_1}$ ce este **blocat**)

- Dacă prin T_1 curentul este 0 şi prin T_2 este 0 (curenţii ce trec prin cei doi tranzistori sunt egali)

$\Rightarrow \mathbf{T_2}$ **este blocat**

$\Rightarrow \mathbf{I_{DS} = I_{DS1} = I_{DS2}}$

$\Rightarrow V_{DS} = 0V$

$\Rightarrow V_0 = V_{DD} - V_{DS1} = V_H$

$\Rightarrow \mathbf{V_0 = V_H}$

b) Dacă $\mathbf{V_i = V_{GS1} > V_T} = 3V \Rightarrow \mathbf{I_{DS1} = I_{DS2}}$

$\Rightarrow \mathbf{T_1}$ **– conduce**

Pentru $I_{DS} = 20\mu A \Rightarrow V_{GS2}$=3V, dar

- $V_{GS2} = V_{DS2} = 3V$

$\Rightarrow V_0 = V_{DS1} = V_{DD} - V_{DS2} = 6 - 3 = 3V$

$\Rightarrow V_0 = 3V$

Dacă : $\mathbf{V_{DS2} = V_{DD}}$

$\Rightarrow V_0 = V_{DD} - V_{DS2} = 0V$

$\Rightarrow \mathbf{V_0 = V_L}$

Întrebare: Cum se obţine acest “”dacă”?

Răspuns: Se presupune că T_1 şi T_2 sunt tranzistoare identice:

⇨ $K_1 = K_2 = 20\ \frac{\mu A}{V^2}$

⇨ $\frac{W_1}{L_1} = \frac{W_2}{L_2} = 1$

=>$V_{T1} = V_{T2} = 2$ V

Observaţie:

- ✓ Dacă sunt două tranzistoare identice, înseamnă că au şi aceeiaşi caracteristică de intrare şi ieşire

În continuare se va ridica curba de sarcină a tranzistorului T_1 punct cu punct, după cum urmează în fig.15 pentru a evidenţia astfel modul de funcţionare al acestuia:




Fig.15 Curba de sarcină a invertorului NMOS cu rezistenţă neliniară

Se urmăreşte funcţionarea invertorului în situaţia reală pornind de la următoarele premise:

a) $\mathbf{V_{GS1} = V_i < V_T => I_{DS1} = 0\mu A}$ **(T_1 este blocat)**

⇒ $I_{DS2} = 0$

⇒ $V_0 = V_{DS1} = V_{DD} - V_{DS2}$

⇒ Dar, $V_{DS2} = V_{GS2}$ (pentru că au punct comun - Grila cu Sursa fiind legate împreună)

$\Rightarrow V_{GS2} = 0V$

$\Rightarrow V_0 = V_{DD} - V_{DS2} = 6^V - 0^V$

$\Rightarrow \mathbf{V_0 = 6^V}$

b) $\mathbf{V_{GS1} = 3^V => I_{DS1} = 20\mu A}$

$\Rightarrow I_{DS2} = 20\mu A$

$\Rightarrow V_{GS2} = V_{DS2} = 3^V$

$\Rightarrow V_{DS1} = V_{DD} - V_{DS2} = 6^V - 3^V \Rightarrow \mathbf{V_{DS1} = 3^V}$

c) $\mathbf{V_{GS1} = 4V => I_{DS1} = 80\mu A}$

$\Rightarrow I_{DS2} = 80\mu A$

$\Rightarrow V_{GS2} = V_{DS2} = 4^V$

$\Rightarrow V_{DS1} = V_{DD} - V_{DS2} = 6^V - 4^V$

$\Rightarrow \mathbf{V_{DS1} = 2^V}$

d) $\mathbf{V_{GS1} = 5V => I_{DS1} = 180\mu A}$

$\Rightarrow I_{DS2} = 180\mu A$

$\Rightarrow V_{GS2} = V_{DS2} = 5^V$

$\Rightarrow V_{DS1} = V_{DD} - V_{DS2} = 6^V - 5^V$

$\Rightarrow \mathbf{V_{DS1} = 1V}$

e) $\mathbf{V_{GS1} = 6V => I_{DS1} = 320\mu A}$

$\Rightarrow I_{DS2} = 320\mu A$

$\Rightarrow V_{GS2} = V_{DS2} = 6^V$

$\Rightarrow V_{DS1} = V_{DD} - V_{DS2} = 6^V - 6^V \Rightarrow \mathbf{V_{DS1} = 0V}$

Unind punctele obţinute prin calcul se poate constata în fig. 15 că dreapta de sarcină s-a transformat într-o curbă de sarcină.

Concluzii:

- Invertorul MOS cu rezistenţă de sarcină neliniară este compus din două tranzistoare MOS: T_1 şi T_2 considerate a fi identice.
- Tranzistorul T_2 funcţionează ca o rezistenţă de sarcină şi are astfel un punct de funcţionare fix, spre deosebire de tranzistorul T_1, care poate avea diferite puncte de funcţionare aşa cum s-a arătat mai sus.

- În acest caz, în loc de dreapta de sarcină rezultă o curbă de sarcină ce se formează unind punctele rezultate din calculul tensiunilor, respectiv al curenţilor aferenţi, (unde se intersectează- fig.15)

C. Caracteristica statică de transfer a invertorului NMOS cu rezistenţă neliniară

Caracteristica statică de transfer se obţine la intersecţia dintre caracteristica de ieşire şi curba de sarcină.

Caracteristica statică de transfer este reprezentată de variaţia tensiunii de la ieşire în funcţie de tensiunea de la intrare: $\mathbf{V_o = f(V_i)}$ şi este ilustrată in fig. 16:




Fig.16 Caracteristica statică de transfer a invertorului NMOS cu rezistenţă neliniară

Dacă se consideră că tranzistoarele T_1 şi T_2 sunt identice se ridică astfel caracteristica statică de transfer pornind de la analiza cazurilor: A) Caracteristica de ieşire şi B) Curba de sarcină pentru această situaţie:

a) $V_i = V_{GS1} \leq V_T = 2V$ => $V_o = 4 \div 6$ V

b) $V_i = 3V$ => $V_o = 3$ V

c) $V_i = 4V$ => $V_o = 2$ V

d) $V_i = 5V$ => $V_o = 1{,}8$ V

e) $V_i = 6V$ => $V_o = 1{,}5$ V

Concluzii :

✓ **Pentru a obţine o caracteristică statică de transfer cât mai bună (care să se apropie de 0) se adoptă ca şi soluţie ca rezistenţa neliniară să se mărească (în cazul precedent s-a mărit rezistenţa liniară) !**

Se consideră în continuare următoarea situaţie:

- $\frac{W2}{L2} = \frac{1}{2}$
- $\frac{W1}{L1} = 1$

=> $I_{DS2} = K' \frac{W2}{L2} (V_{GS2} - V_T)^2$

Faţă de cazul în care:

- $\frac{W1}{L1} = \frac{W2}{L2} = 1$

=> Curentul în acest caz este = $\frac{1}{2}$ (de 2 ori mai mic – se inmulţeste cu $\frac{1}{2}$ în loc de 1)

=> Curba de sarcină nu mai atinge valoarea 0V la 320 µA, ci la 160 µA. (fig.15)

=> Şi în caracteristica statică de transfer va apărea modificarea

➢ I_{DS2max} pentru $V_{GS2} = 6V = \frac{320\mu A}{2} = 160\mu A$

Observaţii :

- Dacă se măreşte - dublează rezistenţa de trecere a tranzistorului T_2 => Toţi curenţii se înjumătăţesc
- Intersecţia dintre caracteristica de ieşire şi curba de sarcină va fi la 160 μA, în loc de 320 μA (fig.15)
- Dacă se măreşte de 4 ori rezistenţa trecere a tranzistorului T_2

=> Punctul de funcţionare se apropie şi mai mult de valoarea 0

Concluzii :

- ✓ **Cu rezistenţa neliniară se obţine caracteristica statică de transfer mult mai îmbunătăţită fără a creşte în mod exagerat valoarea rezistenţei de trecere a tranzistorului T_2**

- ✓ **Timpii de comutare ai tranzistorului MOS cu rezistenţă neliniară se vor îmbunătăţi în comparaţie cu tranzistorul MOS cu rezistenţa liniară**

Clasificarea circuitelor NMOS

- **Circuite logice NMOS sunt de două tipuri** :
  - Statice
  - Dinamice

- **Circuite logice cu tranzistoare NMOS Statice**
  - SAU - NU – NMOS
  - ŞI – NU- NMOS
  - SAU-ŞI-NU-NMOS
  - ŞI- SAU-NU-NMOS
  - SAU- EXCLUSIV- NMOS

- **Circuite logice cu tranzistoare NMOS Dinamice**
  - Invertorul NMOS cu rezistenţă liniară
  - Invertorul NMOS cu rezistenţă neliniară

Circuite logice cu tranzistoare NMOS - Statice

Circuitul SAU – NU NMOS

Circuitul SAU – NU - NMOS are în structura sa încorporate 3 tranzistoare dintre care:

- T_3 – joacă rol de rezistenţă neliniară
- T_1, T_2 – tranzistoare active – la intrare se aplică variabilele A şi B




Fig.1 Circuitul SAU - NU NMOS

Funcţionare SAU – NU NMOS

Funcţionarea circuitului SAU – NU NMOS se analizează ţinând cont de următoarele presupuneri:

a) $V_A = V_B = V_L = 0V < V_T (2 \div 4V)$ => **T_1; T_2 – blocate**

=> $I_{DS}=0$

=> $V_0=V_{DD} - R_{T3} \cdot I_{DS} = V_{DD} = V_H > V_T$

=> $V_0 = V_H$

b) $\mathbf{V_A = V_L}$ şi $\mathbf{V_B = V_H}$ => **T_2 conduce; T_1 blocat**

sau

$\mathbf{V_A = V_H}$ **şi** $\mathbf{V_B = V_L}$ => **T_1 conduce; T_2 blocat**

=> Există cel puţin un tranzistor care conduce, şi anume tranzistorul care are în grilă nivel logic superior

=> $\mathbf{V_0 = V_{DS} = V_L = 0V}$

c) $\mathbf{V_A = V_B = V_H}$ => $V_{GS1} > V_T$ şi $V_{GS2} > V_T$

=> **T_1 şi T_2 conduc**

=> $V_{DS1} = V_{DS2} \approx 0V$, (pentru că $V_{S1} = V_{S2} = 0V$)

=> $\mathbf{V_0 = 0V = V_L < V_T}$

Tabelul de adevăr -Circuitul SAU –NU NMOS

- V_L → "0" logic
- V_H → "1" logic

$$F = \overline{A+B}$$

A	B	F	
0	0	1	T_1, T_2 →blocate
0	1	0	T_1 →blocat, T_2 → conduce
1	0	0	T_1 → conduce, T_2 → blocat
1	1	0	T_1, T_2 →conduc

Tabel 1 - Tabelul de adevăr - Circuitul SAU – NU - NMOS

Observaţii 1:

- Adăugarea unui număr de variabile (în plus faţă de A şi B), presupune adăugarea unui tranzistor în plus, în paralel cu tranzistoarele T_1 ,T_2.
- Trazistorul T_3 este tot timpul în conducţie.
- Dacă se presupune că la ieşirea circuitului este legată o capacitate parazită, aceasta se va încărca prin tranzistorul T_3 , atunci când T_1 şi T_2 sunt blocate, şi se va descărca prin tranzistoarele T_1 sau T_2 sau prin ambele, atunci când sunt în conducţie.
  - ⇨ Constanta de timp nu este influenţată de numărul de variabile inserate în circuit.
  - ⇨ Din acest motiv în tehnologia MOS poarta SAU-NU este considerata poartă fundamentală.
- **În tehnologia MOS circuitul fundamental este de tip SAU-NU (faţă de ŞI-NU utilizat la TTL)**

Circuitul ŞI – NU - NMOS

Circuitul ŞI - NU - NMOS are în structura sa încorporate 3 tranzistoare dintre care:

- T_3 – joacă rol de rezistenţă neliniară
- T_2 , T_2 – tranzistoare active – la intrare se aplică variabilele A şi B




Fig.2 Circuitul ŞI – NU - NMOS

În continuare se va prezenta modul de funcţionare al circuitului ŞI – NU - NMOS

Funcţionare ŞI –NU NMOS

Funcţionarea circuitului ŞI – NU - NMOS se analizează ţinând cont de următoarele presupuneri:

a) $\mathbf{V_A = V_B = V_L} = 0V < \mathbf{V_T}\,(2 \div 4V)$ => **T_1; T_2 – blocate**

=> $\mathbf{I_{DS}=0}$

=> $V_0 = V_{DD} - R_{T3} \cdot I_{DS} = V_{DD} = V_H > V_T$

=> $\mathbf{V_0 = V_H}$

b) $\mathbf{V_A = V_L}$ **şi** $\mathbf{V_B = V_H}$

sau => cel puţin un tranzistor în acest caz blocat **(T_1 sau T_2 blocat)**

$\mathbf{V_A = V_H}$ **şi** $\mathbf{V_B = V_L}$

=> $\mathbf{I_{DS}=0}$

=> $V_0 = V_{DD} - R_{T3} \cdot I_{DS} = V_{DD} = V_H > V_T$

=> $\mathbf{V_0 = V_H}$

c) $\mathbf{V_A = V_B = V_H = V_{DD}}$ => $V_{GS1} > V_T$ => **T_1- conduce**

=> $V_{DS1} \approx 0V$, $V_{D1}=0V$ (pentru că $V_{S1}=0V$)

=> $V_{GS2} > V_T$ => **T_2 - conduce**

=> $V_{DS2} \approx 0V$, $V_{D2}=0V$ (pentru că $V_{S2}=0V$)

=> $\mathbf{V_0 = V_L < V_T}$

Tabelul de adevăr -Circuitul ŞI –NU NMOS

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

$\overline{F= A*B}$

T_1, T_2 →blocate

T_1 →blocat, T_2 → conduce

T_1 → conduce, T_2 → blocat

T_1, T_2 →conduc

Tabel 2 - Tabelul de adevăr - Circuitul ŞI –NU-NMOS


Observaţii 2:

- Adăugarea unui număr de variabile (în plus faţă de A şi B), presupune adăugarea unui tranzistor în serie cu tranzistoarele T_1, T_2.
- Fiecare tranzistor are o anumită rezistenţă. În cazul în care ar fi un circuit cu 10 intrări (10 **tranzistoare în serie**). Fiind in serie, înseamnă că s-ar tot acumula rezistenţe. În acest sens tranzistoarele care joacă rol de rezistenţe într-un circuit ar trebui să fie tot mai mari (egale cu suma celorlalte tranzistoare).
  - ⇨ Rezistenţă mai mare, înseamnă constantă de timp mai mare.
  - ⇨ Toate acestea determină faptul că **poarta de tip ŞI-NU este mai lentă,** şi astfel nu este considerată a fi o poartă fundamentală pentru circuitele de tip NMOS..
- Dacă se folosesc două sau mai multe **rezistenţe în paralel** = > rezistenţă mai mică
- Cu cât sunt ai multe variabile la intrare = > O **poartă SAU –NU devine mai bună ca şi frecvenţă de lucru.**

Concluzie :

- **La circuitele de tip NMOS este de preferat să se lucreze cu porţi SAU-NU!**


Circuitul SAU-ŞI–NU-NMOS



$\overline{F= A\cdot(B +C)}$

Fig.3 Circuitul SAU – ŞI - NU NMOS

Circuitul ŞI–SAU–NU-NMOS



$\overline{F= A\cdot B+C}$

Fig.4 Circuitul ŞI - SAU - NU - NMOS

Circuitul SAU - Exclusiv - NMOS

Circuitul SAU - Exclusiv - NMOS este ilustrat în fig.5 şi are în structura sa încorporate 7 tranzistoare dintre care:

- T_3 ;T_3' - joacă rol de rezistenţe
- T_1;T_2;T_4 - tranzistoare active
- T_1' ;T_2' - Tranzistoare active




Fig.5 Circuitul SAU Exclusiv NMOS

Funcţionare SAU – Exclusiv- NMOS

Funcţionarea circuitului SAU –Exclusiv -NMOS se analizează ţinând cont de următoarele presupuneri:

a) $V_A = V_B = V_L < V_T$ => **T_1; T_2 ; T_1' ;T_2' - blocate**

=> $V_X = V_H$ => **T_4 - conduce**

=> **$V_0 = V_L$**= 0V

b) $V_A = V_H$ **şi** $V_B = V_L$ => **T_1' - conduce;T_2' - blocat**

=> **T_2 -blocat**=> **T_1- blocat**

- Fiind în serie, dacă unul este blocat =>blochează tot
- Dacă sunt în paralel 2 tranzistoare => nu se blochează

=> $V_X = V_L$ => **T_4- blocat**

=> $V_0 = V_{DD}$ => (nu exită curent prinT_3)

=> $V_0 = V_H$

c) $V_A = V_L$ **şi** $V_B = V_H$ => **T_1-blocat** => **T_2- blocat**

=> **T_1'-blocat; T_2' – conduce** => $V_X = V_L$

=>**T_4 - blocat**

=> **$V_0 = V_H$**

d) $V_A = V_B = V_H$ => **T_1 ; T_2 - conduc**

=> **T_1' ;T_2' - conduc**

=> $V_X = 0V = V_L < V_T$

=> T_4- are în grilă o tensiune $<V_T$

=> T_4-blocat

=> Conducând cele două tranzistoare => V_X tinde spre masă

=> **$V_0 = V_L$**

Tabelul de adevăr - Circuitul SAU – Exclusiv - NMOS

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

$$F = \overline{A} \cdot B + A \cdot \overline{B}$$

Tabel 3 - Tabelul de adevăr - Circuitul SAU –EXCLUSIV - NMOS

Observaţii 3:

- **Circuite logice MOS – Statice**
  - ✓ Nu sunt comandate în timp = > atunci când apare funcţia se schimbă
- **Circuite logice MOS – Dinamice**
  - ✓ MOS - singura tehnologie în care se introduc astfel de circuite dinamice

Circuite logice cu tranzistoare NMOS - Dinamice

Invertorul NMOS Dinamic

Pentru descrierea principiului de funcţionare a unor astfel de circuite NMOS dinamice, se ia ca şi exemplu construcţia unui Invertor NMOS dinamic ce este prezentat în fig.6. Acesta are în structura sa încorporate 3 tranzistoare dintre care:

- T_2 - joacă rol de rezistenţă
- T_3 - tranzistor de comandă, care este activ doar pe perioada tactului Φ
- T_1 - realizează funcţia de inversare




Fig.6 Invertorul NMOS dinamic

- Orice tranzistor are la intrare o capacitate parazită, notată cu C_p,
- La circuitele de tip dinamic, capacitatea C_p joacă un rol determinant, fiind înconjurată de ambele părţi de impedanţe foarte mari:
  - Impedanţa de intrare a tranzistorului T_1 este foarte mare;
  - Atunci când tranzistorul T_3 este blocat, de asemenea există o rezistenţă între Drenă şi Sursă extrem de mare.

Invertorul NMOS dinamic – Funcţionare

Funcţionarea circuitului compus dintr-un Invertor NMOS dinamic se analizează ţinând cont de următoarele ipoteze:

a) Dacă $\mathbf{V\varphi=V_H}$ **(**generare impuls**)** = > **T_3 – conduce** = > $V_X = V_i$ = >**T_1 - conduce**

1. $\mathbf{V_i = V_L}$ => $V_X = V_L$ =>$\mathbf{V_{Cp}= 0V= V_L}$

2. $\mathbf{V_i = V_H}$ => $V_X = V_H$ => **Capacitatea** C_p **→ se încarcă** =>$\mathbf{V_{Cp}= V_H}$

b) Dacă $\mathbf{V\varphi=V_L}$ =>**T_3 – blocat**

- ⇨ Capacitatea C_p→ rămâne încărcată cu valoarea respectivă conform punctelor a) .1 (V_L) şi a).2 (V_H)
- ⇨ **Condensatorul rămâne mult timp încărcat**

c) Dacă:

1. $\mathbf{V_{Cp}= V_L= 0V}$ => **T_1 – blocat** => I_{DS}=0 => $\mathbf{V_O = V_{DD} - I_{DS} \cdot R_{T2} = V_{DD}}$
   - $\mathbf{V_i =V_L}$; $\mathbf{V_O=V_H}$ → **doar dacă tactul Φ a fost activat**
2. $\mathbf{V_{Cp}=V_H}$ => **T_1 – conduce** => $\mathbf{V_O=V_L}$
   - $\mathbf{V_i =V_H}$; $\mathbf{V_O=V_L}$ → **doar dacă tactul Φ a fost activat**

Concluzii 2:

- Un tranzistor MOS se caracterizează printr-un mare dezavantaj şi anume:

  - ✓ Ca şi toate circuitele semiconductoare tranzistorul MOS conţine o capacitate parazită la intrare şi la ieşire.
  - ✓ La MOS această capacitate are un rol particular – este înconjurată de rezistenţe foarte mari!
  - ✓ Rezistenţa de intrare a unui MOS este de ordinul Mohmi => capacitatea se încarcă cu sarcini electrostatice care nu au pe unde să se descarce (să se deplaseze spre masă) .

- ✓ Tranzistorul MOS – este în pericol ca după o utilizare relativ lungă să se încarce cu sarcini electrostatice la mii de volţi.
- ✓ Capacitatea parazită poate străpunge stratul utilizator atunci când se foloseşte un circuit MOS.
- ✓ În momentul în care se aduce curent (putere) de la un generator (se poate distruge integratul) – prin acest proces de manipulare.

- **La circuitele MOS dinamice:**
  - ✓ Capacitatea parazită este utilizată pentru a realiza funcţii logice – pentru memorarea valorilor binare de la intrarea circuitului.

    Astfel că:
    - o În funcţie de valoarea tensiunii de la intrare, se acumulează sau nu sarcini pe capacitatea C_p, sarcini ce rămân practic un timp destul de mare stocate neavând pe unde să se descarce din cauza impedanţelor mari ce o înconjoară .
      - ⇨ Capacitatea C_p memorează valoarea logică de la intrarea circuitului.
  - ✓ Capacitatea parazită este folosită ca şi element de memorare → poate juca rol de: Memorie Dinamică, denumită în mod generic DRAM (Dynamic Random Access Memory)
  - ✓ O celulă de memorie dinamică are nevoie de un tranzistor, ceea ce înseamnă că pe aceeaşi placă de siliciu se pot amplasa mai multe memorii dinamice.
- În aceeaşi măsură pot exista modalităţi de memorare a informaţiilor şi sub altă formă, cum ar fi spre exemplu circuitul basculant bistabil, care poate juca la rândul lui rolul unei memorii .
- Pentru o mai bună înţelegere se prezintă în continuare schema şi funcţionarea pe scurt a unui Circuit Basculant Bistabil MOS.

Circuit Basculant Bistabil realizat cu tranzistoare MOS

Un Circuit Basculant Bistabil MOS este prezentat în fig.7 şi are în structura sa încorporate 4 tranzistoare dintre care:

- T_1 şi T_2 - tranzistoare conectate în reacţie
- T_3 şi T_4 - tranzistore MOS cu rol de rezistenţă




Fig.7 Circuit Basculant Bistabil MOS

- Funcţionare:
  - T_3 şi T_4 → sunt tot timpul în conducţie → formează rezistenţa de sarcină pentru tranzistoarele T_1 şi T_2 .
  - T_1 şi T_2 → tranzistoare care realizează circuitul basculant bistabil
  - Dacă printr-o metodă de comandă:
    - $V_Q=V_H$ => T_2 – conduce => $V_{\bar{Q}}= 0V= V_L$ => T_1 – blocat
      - ⇨ Prin T_3 în punctul Q se fixează tensiunea V_{DD}
      - ⇨ $V_Q=V_{DD} =V_H$
    - Un astfel de circuit realizat ca în fig.7, formează o celulă de memorie, numită memorie statică, notată SRAM (Static Random Access Memory)

Concluzii 3:

- Se poate observa că există diferenţe între o memorie DRAM ce este formată dintr-un tranzistor MOS şi o memorie SRAM formată din 4 tranzistoare MOS;
- La celula de memorie dinamică formată din Invertorul NMOS dinamic, capacitatea parazită C_p consumă curent, doar în momentul încărcării acesteia, pe când în cazul celulei de memorie statică formată dintr-un Circuit Basculant Bistabil MOS, se consumă curent pentru a reţine informaţia pe tot timpul alimentării circuitului.

Se pot desprinde astfel câteva avantaje, cât şi dezavantaje legate de utilizarea memoriilor dinamice şi statice:

- *Avantaje* - memorii dinamice faţă de memorii statice*:*
  - Memoriile dinamice necesită prin construcţie un număr mai mic de dispozitive → gradul de integrare este mai mare ;
  - Capacitatea de memorare la o memorie dinamică este mai mare faţă de o memorie statică (de cel puţin 4 ori),
  - Memoriile dinamice au consum mai mic, in comparaţie cu cele statice.
- *Dezavantaje* - memorii dinamice faţă de memorii statice:
  - Încărcarea capacităţii parazite C_p se face cu o anumită constantă de timp, δ care limitează viteza de lucru a memoriilor DRAM faţă de memoriile SRAM

- De reţinut, este faptul că:
  - Cele două tipuri de circuite MOS statice şi dinamice prezentate mai sus, pot realiza funcţii logice, inclusiv elemente de memorare, care în funcţie de particularităţile specifice se utilizează în diferite tipuri de aplicaţii.

Tranzistorul CMOS

Tranzistorul CMOS este format tot din tranzistoare unipolare MOS, dar principiul de construcție se bazează pe utilizarea de tranzistoare complementare.

În fig.1 este reprezentat ansamblul de tranzistoare T_2 și T_1 ce realizează un tranzistor compus - CMOS. Fiecare tranzistor joacă rol de rezistență neliniară pentru celălalt. În acest sens, rezistența neliniară a fost înlocuită cu o altă rezistență neliniară generată de un tranzistor complementar. Sursele celor două tranzistoare sunt legate la alimentare V_{DD}, respectiv la masă (V_{SS}), iar Drenele şi Grilele sunt legate împreună.

- T_2 – tranzistor PMOS
- T_1 – tranzistor NMOS




Fig.1 Tranzistorul CMOS

În continuare se va prezenta modul de funcţionare al tranzistorului CMOS, însă pentru o mai bună înţelegere, se va readuce aminte pe scurt modul de obţinere a caracteristicilor de ieşire pentru un tranzistor de tip NMOS, respectiv PMOS:

1. Pentru un tranzistor NMOS se pleacă de la următoarele premise:
    - Dacă $V_{GS} < V_T$ => T – blocat => $I_{DS} = 0$
    - Dacă $V_{GS} > V_T$ => T – conduce →Se dau diferite valori pentru $V_{GS} > V_T$.
    - Se identifică în continuare punctul până când tranzistorul NMOS lucrează în regim liniar, determinat de relaţia :
        - $V_{DS} = V_{GS}-V_T$ => până se atinge această valoare tranzistorul lucrează în regim liniar
        - Dacă: $V_{DS} > V_{GS}-V_T$ => tranzistorul întră în regim saturat:
        - $I_{DS} = K \cdot (V_{GS} - V_T)^2$ → are valoare maximă
2) Pentru un tranzistor PMOS se pleacă de la aceleaşi premise şi se ţine cont de faptul că toate valorile sunt negative:
    - Dacă $|-V_{GS}| < |-V_T|$ => T – blocat => $I_{DS} = 0$
    - Dacă $|-V_{GS}| > |-V_T|$ => T – intră în conducţie :
    - Se verifică relaţia:
        - Dacă : $|-V_{DS}| \leq |V_{GS}-V_T|$ => tranzistorul lucrează în regim liniar
        - Dacă : $|-V_{DS}| > |V_{GS}-V_T|$ => tranzistorul lucrează în regim saturat
        - $|-I_{DS}| = K \cdot (V_{GS} - V_T)^2$ → are valoare maximă

Ţinând cont de aceste aspecte se va analiza în cele ce urmează funcţionarea tranzistorului CMOS. Se propune pentru început ridicarea caracteristicilor de ieşire pentru fiecare tranzistor în parte, considerând ca cele două tranzistoare NMOS şi PMOS lucrează în mod independent:

În continuare, pe baza celor prezentate în cursurile precedente se va ridica punct cu punct caracteristica de ieşire pentru tranzistorul NMOS din fig.1. În acest sens se va ţine cont de următoarele specificaţii:

- Se consideră că tranzistoarele T_1 si T_2 sunt identice ca şi parametri:

$\Rightarrow V_{T1} = |-V_{T2}| = 2^V$

$\Rightarrow K_1 = K_2 = 20\mu A/V^2$

$\Rightarrow \frac{W_1}{L_1} = \frac{W_2}{L_2} = 1$

$\Rightarrow I_{DS1} = K \cdot (V_{GS} - V_T)^2 = |I_{DS2}|$

- **Caracteristica de ieşire pentru tranzistorul NMOS (independent):**




Fig.2 Caracteristica de ieșire pentru tranzistorul NMOS

Dacă:

a) $V_i \leq 2V \Rightarrow V_{GS_1} \leq 2V < V_T \Rightarrow T_1$ **blocat**

$\Rightarrow I_{DS} = 0$

b) $V_i = 3V \Rightarrow V_{GS_1} = 3V > V_T \Rightarrow T_1$ **conduce**

=> pentru: $V_{DS_1} < V_{GS_1} - V_{T_1} = 3 - 2 =$ **1 V**

$\Rightarrow$ **regim liniar**

$\Rightarrow V_{DS_1} > V_{GS_1} - V_{T_1} = 3 - 2 =$ **1 V**

$\Rightarrow$ **(regim saturat)**

- $I_{DS_1} = K_1 \cdot (V_{GS_1} - V_{T_1})^2$

$\Rightarrow I_{DS_1} = 20\ {}^{\mu A}/_{V^2} \cdot (3-2)\ V^2 = 20\mu A$

Până la 1 V - Regim liniar
După 1 V - Regim saturat
I_{DSmax} = 20μA (limitat)

c) V_i = 4V => V_{GS_1} = 4V > V_T => T_1 conduce

⇒ pentru : $V_{DS_1} < V_{GS_1} - V_{T_1}$ = 4-2= **2 V**

⇒ **regim liniar**

⇒ $V_{DS_1} > V_{GS_1} - V_{T_1}$ = 4-2= **2 V**

⇒ **(regim saturat)**

- $I_{DS_1} = K_1 \cdot (V_{GS_1} - V_{T_1})^2$

⇒ I_{DS_1}=20 $\mu A/V^2 \cdot$(4-2) V^2 **= 80μA**

Până la 2 V - Regim liniar
După 2 V - Regim saturat
I_{DSmax} = 80μA (limitat)

d) V_i = 5V => V_{GS_1} = 5V > V_T => T_1 conduce

⇒ pentru : $V_{DS_1} < V_{GS_1} - V_{T_1}$ = 5-2= **3 V**

⇒ **regim liniar**

⇒ $V_{DS_1} > V_{GS_1} - V_{T_1}$ = 5-2= **3 V**

⇒ **(regim saturat)**

- $I_{DS_1} = K_1 \cdot (V_{GS_1} - V_{T_1})^2$

⇒ I_{DS_1}=20 $\mu A/V^2 \cdot$(5-2) V^2 **= 180μA**

Până la 3 V - Regim liniar
După 3 V - Regim saturat
I_{DSmax} = 180μA (limitat)

e) V_i = 6V => V_{GS_1} = 6V > V_T => T_1 conduce

⇒ pentru : $V_{DS_1} < V_{GS_1} - V_{T_1}$ = 6-2= **4 V**

⇒ **regim liniar**

⇒ $V_{DS_1} > V_{GS_1} - V_{T_1}$ = 6-2= **4 V**


⇒ **(regim saturat)**

- $I_{DS_1} = K_1 \cdot (V_{GS_1} - V_{T_1})^2$ => I_{DS_1}=20 $\mu A/V^2 \cdot$(6-2) V^2 **= 320μA**

Până la 4 V - Regim liniar
După 4 V - Regim saturat
I_{DSmax} = 320μA (limitat)

- **Caracteristica de ieşire pentru tranzistorul PMOS (independent):**

Datorită faptului că s-a plecat de la premisa că cele două tranzistoare NMOS şi PMOS au parametrii egali rezultă că şi cele două caracteristici de ieşire vor fi simetrice, însă privite în oglindă, aşa cum se pot vizualiza în fig.3:



NMOS **PMOS**

Fig.3 Caracteristica de ieșire pentru NMOS și pentru PMOS

Funcţionarea tranzistorului CMOS

Se presupune în continuare că cele două tranzistoare T_1 şi T_2 din fig.1 lucrează în tandem.

Dacă:

1) **$V_i \leq V_T$ =2V**

   - $V_{GS_1} \leq$ 2V < V_{T_1}

     $\Rightarrow$ **T_1 (NMOS) → blocat** => $I_{DS} = 0$

   - $V_{GS_2} = V_{G_2} - V_{S_2} = 2 - 6 = -4$ V => $|V_{GS_2}| > |V_{T_2}|$

     $\Rightarrow$ **T_2 (PMOS) → conduce**

$\Rightarrow I_{DS} = I_{DS_1} = |I_{DS_2}| = 0$

$\Rightarrow V_0 \rightarrow$ este dată de tranzistorul ce se află în conducţie

- $V_0 = V_{DD} - V_{DS_2}$
- $V_0 = V_{DD} - I_{DS} \cdot R_{T_2}$ (= 0)

$\Rightarrow \boldsymbol{V_0 = V_{DD} = 6^V}$

2) $\mathbf{V_i = 4\ V}$

- $V_{GS1} = V_{G_1} - V_{S_1} = 4 - 0 = 4V > V_{T_1}$

  $\Rightarrow$ **T_1 (NMOS) → conduce**

- $V_{GS_2} = V_{G_2} - V_{S_2} = 4 - 6 = |-2V| = |V_{T_2}|$

  $\Rightarrow$ **T_2 (PMOS) → blocat** => $|I_{DS_2}| = 0$ => $I_{DS} = 0$

  $\Rightarrow \boldsymbol{V_0} \rightarrow$ este dată de tranzistorul ce se află în conducţie

- $V_0 = V_{SS} + I_{DS} \cdot R_{T_1} = V_{SS}$ (= 0)

$\Rightarrow \boldsymbol{V_0 = 0^V}$

3) $\mathbf{V_i = 3V}$

- $V_{GS1} = V_{G_1} - V_{S_1} = 3 - 0 = 3V > V_{T_1}$

  $\Rightarrow$ **T_1 (NMOS) → conduce**

  $\Rightarrow \boldsymbol{I_{DS_1} = 20\ \mu A}$

- $V_{GS_2} = V_{G_2} - V_{S_2} = 3 - 6 = |-3V| > |V_{T_2}|$

  $\Rightarrow$ **T_2 (PMOS) → conduce**

  $\Rightarrow \boldsymbol{|I_{DS_2}| = 20\ \mu A = I_{DS}}$

  $\Rightarrow \boldsymbol{V_0}$ **→ este dată de $\boldsymbol{V_{G_1} = V_{G_2}}$ = 3V**

$\Rightarrow \boldsymbol{V_0 = 3^V}$ **($\boldsymbol{V_0 \in [1^V, 5^V]}$)**

- Unind punct cu punct pentru cele trei cazuri se poate regăsi curba de sarcină a tranzistorului CMOS marcată cu roşu în fig. 3 atât pentru tranzistorul T_1 - NMOS, cât si pentru tranzistorul T_2 – PMOS.

  $\Rightarrow$ Punctele de funcţionare a celor două tranzistoare NMOS şi PMOS se deplasează practic pe cele două curbe de sarcină.

Pe baza celor explicate mai sus se poate ridica şi caracteristica statică de transfer a tranzistorului CMOS.

Caracteristica statică de transfer pentru CMOS ($V_o = f(V_i)$)

- Caracteristica statică de transfer a unui circuit logic reprezintă variaţia tensiunii de ieşire funcţie de tensiunea de intrare.
- Nu se poate defini o caracteristică de transfer unică datorită:
  - Dispersiei elementelor din circuit;
  - Condiţiilor de încărcare diferite;
  - Variaţiei tensiunilor de alimentare;
  - Temperaturii de lucru.
- Nu se poate defini o valoare de tensiune unică pentru nivelul logic „1”, respectiv nivelul logic „0”.
- În continuare se va ridica pentru circuitul CMOS caracteristica statica de transfer ţinând cont de următoarele specificaţii:




Fig.4 Caracteristica statică de transfer pentru CMOS

1) $V_i \leq V_T$

$\Rightarrow$ **T_1 (NMOS) → blocat ($I_{DS} = 0$)**

$\Rightarrow$ **T_2 (PMOS) → conduce**

$\Rightarrow$ $V_0 = V_{DD} - I_{DS} \cdot R_{T_2}$

$\Rightarrow$ $\boldsymbol{V_0 = V_{DD}}$ ($I_{DS} = 0$)

2) $V_{DD} - V_T \leq V_i < V_{DD}$

- $V_{G_{S1}} = V_{DD} - V_T > V_T$

  $\Rightarrow$ **T_1 (NMOS) → conduce**

- $V_{G_{S2}} = V_{G_2} - V_{S_2} = V_{DD} - V_T - V_{DD} = -V_T$

$\Rightarrow$ **T_2 (PMOS) → blocat ($I_{DS} = 0$)**

$\Rightarrow$ $\boldsymbol{V_0}$ → este dată de tranzistorul ce se află în conducţie

$V_0 = V_{SS} + I_{DS} \cdot R_{T_1} = V_{SS}$ ($I_{DS} = 0$)

$\Rightarrow$ $\boldsymbol{V_0 = 0^V}$

3) $\mathbf{V_T \leq V_i \leq \frac{V_{DD}}{2}}$

- Se poate observa din intersecţia dintre caracteristica de ieşire şi curba de sarcină că:

  - **T_1 (NMOS) → începe să conducă**
  - **T_2 (PMOS) → este în conducţie**

    ⇒ I_{DS} → începe să crească

    ⇒ $V_0 = V_{DD} - I_{DS} \cdot R_{T_2}$

    ⇒ **V_0 → începe să scadă**

4) $\mathbf{\frac{V_{DD}}{2} < V_i < V_{DD} - V_T}$

⇒ **T_1 (NMOS) → este în conducţie**

⇒ **T_2 (PMOS) → începe să conducă** (considerând intervalul în care tensiunea de la intrare scade de la $(V_{DD} - V_T)$ spre $\frac{V_{DD}}{2}$, din fig.4).

⇒ I_{DS} → începe să crească

⇒ **V_0 → tinde să crească** (considerând intervalul în care tensiunea de la intrare scade de la $(V_{DD} - V_T)$ spre $\frac{V_{DD}}{2}$, din fig.4).

5) $\mathbf{V_i = \frac{V_{DD}}{2}}$ **→ Zona de tranziţie**

⇒ **T_1 şi T_2 conduc şi sunt în regim saturat**

⇒ I_{DS} → este maxim

⇒ $\mathbf{\frac{V_{DD}}{2} + V_T \leq V_0 \leq \frac{V_{DD}}{2} - V_T}$

⇒ **V_0 → poate lua orice valoare în intervalul →** $\mathbf{[(\frac{V_{DD}}{2} + V_T), (\frac{V_{DD}}{2} - V_T)]}$

În cele prezentate mai sus a fost ridicată o caracteristică reală a unui circuit CMOS în funcţie de cele 5 situaţii analizate.

În fig. 5 este ilustrată Caracteristica statică de transfer în situaţia ideală în care : $V_T = \frac{V_{DD}}{2}$




Fig.5 Caracteristica statică de transfer ideală pentru CMOS

- În general tensiunea de prag $V_T \rightarrow$ spre valoarea $\frac{V_{DD}}{2}$. Într-un astfel de caz, Caracteristica statică de transfer CMOS ar fi ideală. În practică, datorită dispersiei elementelor din circuit se permite ca tensiunea de prag să fie cuprinsă între limitele:

  - Pentru $V_T \in \left[\frac{1}{3}, \frac{2}{3}\right] \cdot V_{DD}$

  => Caracteristicile de transfer aparţin unor anumitor intervale specificate.

- De asemenea şi tensiunea de alimentare V_{DD} la circuitele CMOS poate fi cuprinsă în limite destul de mari (V_{DD} = 3÷15V), spre deosebire de circuitele TTL unde practic tensiunea de alimentare nu permite decât valori V_{CC} = 5 V cu o marjă de ± 10 %. Astfel că, din acest punct de vedere circuitele CMOS sunt utilizate în mai multe aplicaţii, în comparaţie cu circuitele TTL.

Concluzie:

- Dintre toate familiile de circuite integrate, circuitele din familia CMOS au Caracteristica statică de transfer cea mai apropiată de o caracteristică ideală.

Parametrii de bază ai familiei CMOS

Tranzistorul CMOS prezintă toate caracteristicile unui tranzistor ideal, astfel încât şi el se caracterizează prin definirea a 5 parametrii de bază:

1. Nivelele de tensiune
2. Marginea de zgomot
3. Factorul de încărcare
4. Puterea
5. Timpii de propagare

1. Nivelele de tensiune

Pe baza Caracteristicii statice de transfer se definesc nivelele limită de tensiune la intrarea şi ieşirea circuitului CMOS. Aceste nivele determină încadrarea unui circuit într-o familie sau alta. Toate circuitele din aceeaşi familie au nivele de tensiune la intrare şi la ieşire compatibile, ceea ce înseamnă că toate circuitele din aceeaşi familie se pot interconecta fără a se crea probleme.

Pentru a defini nivelele limită de tensiune se fac următoarele precizări legate de:

- Factorii ce pot influenţa modul de funcţionare a unui circuit numeric:
  - Orice circuit integrat, din orice familie este supus unor limite de funcţionare;
  - Orice circuit dintr-un sistem numeric este construit dintr-un număr limitat de circuite logice de bază (cele 6 funcţii logice cunoscute), ce sunt supuse unor diverse condiţii de funcţionare, cum ar fi:
    - *Temperatura de lucru*:
      - În general circuitele numerice pot lucra la temperaturi cuprinse între valorile: $(-55^0\ C) \div (+125^0\ C)$:
        - Modificarea temperaturii determină modificarea mobilităţii sarcinilor electrice => curentul este influenţat de temperatura de lucru => şi căderile de tensiune sunt influenţate de temperatura de lucru.

- *Parametrii dispozitivelor semiconductoare* :
  - Ex: Un tranzistor bipolar are α şi β cuprins între anumite limite.
- *Încărcarea sarcinilor de la ieşirea unui circuit* :
  - Comportamentul unui circuit este influenţat de numărul de circuite ce urmează să le comande.
- *Tensiunea de alimentare* influenţează în general nivelul inferior şi superior al circuitului.
- *Procesul tehnologic*

Toate aceste aspecte trebuie luate în calcul pentru a genera o funcţionare corectă a circuitelor numerice din punct de vedere logic.

O familie de circuite integrate nu poate avea o Caracteristică unică de transfer, astfel încât s-a acceptat ca toate circuitele din aceeaşi familie să prezinte o Caracteristică statică de transfer care să fie cuprinsă între anumite limite.

Aşadar, se poate spune că o familie de circuite integrate nu este definită printr-o Caracteristică unică de transfer, ci printr-o Caracteristică limită de transfer.

În acest sens, toate circuitele integrate au caracteristica cuprinsă între cele două caracteristici limită, iar cele care nu se încadrează în caracteristica limită, practic nu pot fi folosite mai departe. Acestea pot fi refolosite, chiar şi pentru recuperarea siliciului sau pot fi pur şi simplu considerate rebut şi aruncate.

În cazul tehnologiei unipolare, caracteristicile statice de transfer limită nu prezintă în general variaţii semnificative, spre deosebire de circuitele TTL.

În fig. 6 se poate vizualiza Caracteristica statică de transfer limită pentru un circuit CMOS. Pentru o mai bună înţelegere s-a reprezentat în desen ca fiind două limite formate din Carateristica statică de transfer inferioară şi superioară.

Practic, între cele două limite se vor regăsi toate caracteristicile statice de transfer a tuturor circuitelor din cadrul familiei CMOS.

În ceea ce priveşte analiza circuitelor CMOS, pe caracteristica limită se caută punctele unde amplificarea A (variaţia tensiunii de la ieşire/variaţia tensiunii de la intrare) să fie unitară:

- A =1 $\rightarrow \frac{\Delta V_0}{\Delta V_i} = 1$

:




Fig.1 Caracteristica statică de transfer limită pentru CMOS

- Dacă se ridică o tangentă unde: A = $\frac{\Delta V_0}{\Delta V_i}$=1 => 4 puncte : A, B, C, D
- Din cele 4 puncte se aleg cele mai defavorabile:
  - A şi D → definesc nivelele de tensiune limită
- Cele 4 valori de tensiune limită sunt:
  - V_{ILmax}- nivelul de tensiune maxim la intrare pentru ca circuitul să interpreteze la intrare ” 0” logic;
  - V_{IHmin}- nivelul de tensiune minim la intrare pentru ca circuitul să interpreteze la intrare ” 1” logic;
  - V_{OLmax}- nivelul de tensiune maxim la ieşire garantat pentru ” 0” logic la ieşire
  - V_{OHmin} - nivelul de tensiune minim la ieşire garantat pentru ” 1” logic la ieşire;
- Dacă $0 < V_i < V_{ILmax}$ → numită şi Zona admisă pentru nivelului inferior a tensiunii de intrare (V_{IL}) :

⇒ La ieşire: (V_0) → circuitul garantează un nivel de tensiune ce se găseşte în zona garantată la ieşire pentru nivelul logic superior (V_{OH})

- Dacă $V_i \leq V_{ILmax}$, la ieșire se garantează $V_0 = V_H$;

- Dacă V_i → se găseşte în Zona admisă la intrare pentru nivel logic superior (V_{IH}) :

⇒ La ieşire: (V_0) → circuitul garantează un nivel de tensiune ce se găseşte în zona garantată la ieşire pentru nivelul logic inferior (V_{OL})

- Dacă $V_i \geq V_{IHmin}$, la ieșire se garantează $V_0 = V_L$;

- Un circuit logic va funcţiona corect dacă:
  - Nivelele de tensiune aplicate la intrare se încadrează în zona admisă
  - Nivelele de tensiune obţinute la ieşire se încadrează în zona garantată.

- Pe baza CST limită se definesc nivelele de tensiune limită. Valoric pot fi regăsite astfel:
  - $V_{OHmin} \cong V_{DD}$ $[V_{DD} - 0{,}01^V]$
  - $V_{OLmax} \cong 0^V$ $[0 \div 0{,}01^V]$
  - $V_{ILmax} \cong \frac{1}{3} \cdot V_{DD}$
  - $V_{IHmin} \cong \frac{2}{3} \cdot V_{DD}$

Concluzii:

- Toate nivelele de tensiune ale unei familii de circuite integrate se obţin pe baza unor caracteristici statice de transfer limită.
- Pe baza caracteristicilor de transfer limită se definesc punctele în care amplificarea este egală cu 1.
- Din aceste puncte se aleg punctele pentru cazul cel mai defavorabil: A şi D pentru cazul prezentat.
- Pe baza celor două puncte A şi D se definesc cele 4 nivele de tensiune limită esenţiale, ele fiind 8 definite (celelalte 4 sunt nivele de tensiune luate în calcul pentru funcţionarea corectă a circuitului d.p.d.v. electronic).
- Orice circuit poate comanda orice circuit din aceeaşi familie şi nu din alta, deoarece trebuie să existe compatibilitate între nivelele de tensiune limită.

2. Marginea de zgomot

Zgomotul este o tensiune electromagnetică care se suprapune peste semnalul util şi care poate produce disfuncţionalităţi în sistemele numerice.

Zgomotele pot fi clasificate astfel în două categorii:

- *externe* : o undă magnetică care afectează
- *interne* : un circuit generează zgomot pentru un alt circuit

Zgomotele exterioare pot fi atenuate până la eliminarea oricăror altor efecte. De ex. în interiorul unui laptop sau telefon se poate observa că circuitele integrate din interior sunt închise în cutii metalice de protecţie. Pentru ca un sistem numeric să funcţioneze corect este necesar să stea închis în cutii de protecţie, nu se lasă desfăcut.

Zgomotele interne sunt produse chiar de circuitul integrat şi este necesar ca şi acestea să fie eliminate pentru a asigura funcţionalitatea corectă a circuitului. Astfel că, circuitele integrate pot produce zgomote în propriul sistem.

Marginea de zgomot este parametrul care defineşte condiţiile corecte de funcţionare în cazul interconectării a două sau mai multe circuite.

Marginea de zgomot reprezintă nivelul de tensiune maxim admis la intrare pentru a nu afecta funcţionarea din punct de vedere logic a porţii comandate. Altfel spus, marginea de zgomot poate fi considerată ca fiind nivelul de tensiune maxim acceptat la intrare care se suprapune peste nivelul logic de tensiune şi care nu produce efecte.

În fig.1 este reprezentat sugestiv un zgomot care poate apărea între două porţi CMOS. Se presupune practic că o poartă P_1 comandă o poartă P_2 şi apare un zgomot pe linia ce face legătura între cele două porţi.

***Zgomot* = tensiune electromotoare ➔**




Fig 2- Zgomot între două porţi CMOS

Pentru a defini marginea de zgomot se imaginează ca şi în fig.3, că pe o axă se exprimă nivele de tensiune limită de la ieşire, iar pe o altă axă se reprezintă nivelele limită de tensiune de la intrare pentru situaţia cea mai defavorabilă.

Datorită faptului că există 4 nivele de tensiune limită, rezultă că se pot defini două Margini de zgomot, şi anume:

- Zgomotul indus pe traseul ce face legătura între poarta P_1 şi P_2, atunci când la ieşirea porţii este stabilit nivel logic inferior, nu este permis să depăşească valoarea numită: *Margine de zgomot pozitivă* exprimată prin relaţia:
  - $M_L = V_{ILmax} - V_{OLmax}$ [V] $\rightarrow (M^+)$
- De asemenea, atunci când la ieşirea porţii P_1 este stabilit nivel logic superior, şi pe traseul de legătură dintre cele două porţi sunt induse zgomote, acestea nu au voie să depăşească valoarea numită: *Margine de zgomot negativă,* determinată de relaţia:
  - $M_H = V_{OHmin} - V_{IHmin}$ [V] $\rightarrow (M^-)$




Fig 3 Marginea de zgomot între două porţi CMOS

- Dacă sunt depăşite valorile limită definite pentru cele două margini de zgomot: M^+ şi M^- există probabilitatea ca circuitul definit de poarta P_2, să nu mai funcţioneze corect, în sensul că acesta nu va interpreta corect nivelul de tensiune aflat la intrarea porţii.
- În acest sens, poarta P_2 poate să răspundă cu o anumită probabilitate în mod greşit.

- Se aminteşte faptul că, funcţionarea logică corectă este cea mai importantă condiţie ce trebuie îndeplinită de orice sistem numeric. Din acest motiv trebuie luate orice măsuri posibile ca marginile de zgomot definite mai sus, să nu depăşească anumite valori.
- Pentru CMOS:
  - $V_{OHmin} = V_{DD}$
  - $V_{OLmax} = 0V$
  - $V_{IHmin} = 70\% \cdot V_{DD} = \frac{2}{3} \cdot V_{DD}$
  - $V_{ILmax} = 30\% \cdot V_{DD} = \frac{1}{3} \cdot V_{DD}$

    $\Rightarrow M^- = V_{OHmin} - V_{IHmin}$ → Cazul cel mai defavorabil
    - $M^- = \sim \frac{1}{3} \cdot V_{DD}$

    $\Rightarrow M^+ = V_{ILmax} - V_{OLmax}$ → Cazul cel mai defavorabil
    - $M^+ = \sim \frac{1}{3} \cdot V_{DD}$

Observaţie:

- **La intrare se acceptă o valoare, iar la ieșire se garantează o valoare.**

Exemplu numeric:

Pentru $V_{DD=}5^V$

- $V_{OHmin} = V_{DD} = 5^V$
- $V_{OLmax} = 0^V$
- $V_{IHmax} = \frac{1}{3} * V_{DD} = 1{,}66^V$
- $V_{IHmin} = \frac{2}{3} * V_{DD} = 3{,}33^V$
- $M^+ = V_{ILmax} - V_{OLmax} = 1{,}66 - 0 = \frac{1}{3} * V_{DD} = 1{,}66^V$
- $M^- = V_{OHmin} - V_{ILmin} = 5 - 1{,}33 \cong \frac{1}{3} * V_{DD} = 1{,}66^V$

Cele două margini de zgomot sunt definite pentru cazul cel mai defavorabil în care un circuit logic poate funcţiona corect, ţinând cont de toţi factorii ce îi pot influenţa parametrii de bază specificaţi în cursurile precedente.

Se poate observa că marginea de zgomot este relativ mare.

Toate influenţele amintite mai sus sunt nesemnificative în situaţia normală de funcţionare, în care toate componentele dintr-un dispozitiv electronic (ex: laptop, calculator, tabletă, etc) lucrează la aceeaşi temperatur[de lucru, tensiune de alimentare, sunt realizate de acelaşi producător etc.

Pentru situaţia normală de funcţionare valabilă pentru toate circuitele dintr-un sistem numeric se defineşte de asemenea o *Margine de zgomot normală*, ce se bazează pe acelaşi principiu de reprezentare, în care se pleacă de la presupunerea că o poartă P_1 comandă o poartă P_2 şi apare un zgomot pe linia ce face legătura între cele două porţi, regăsită mai jos în fig.4.

Margine de zgomot normală:




Fig 4 Marginea de zgomot normală între două porţi CMOS

- Şi în acest caz pe o axă se exprimă nivelele de tensiune de la ieşire, iar pe o altă axă se reprezintă nivelele de tensiune de la intrare pentru un circuit CMOS:

- $V_{OH} = V_{DD}$
- $V_{OL} = 0V$
- Tensiunea de la intrare delimitează interpretarea nivelului de la ieşire funcţie de o tensiune de prag V_T.

  ⇒ Dacă se presupune că: $V_T = \frac{V_{DD}}{2}$ (situaţia ideală)

  ⇒ Marginea de zgomot pozitivă tipică (regăsită în foile de catalog → M_T^+)

  - $M_T^+ = V_T - V_{OL} = \frac{V_{DD}}{2} - 0 = \frac{V_{DD}}{2}$

  ⇒ Marginea de zgomot negativă tipică (regăsită în foile de catalog → M_T^-)

  - $M_T^- = V_{DD} - \frac{V_{DD}}{2} = \frac{V_{DD}}{2}$

- Pentru $V_{DD=}5^V$
  - $M^+ = M^- = 2{,}5V = \frac{V_{DD}}{2}$

    ⇒ $\boldsymbol{M_{z\ ideală} = \frac{V_{DD}}{2}}$

Marginea de zgomot pentru cele două familii de circuite integrate analizate TTL şi CMOS este :

- La TTL: $M^+ = M^- = 0.4$ V
- La CMOS: $M^+ = M^- = 1{,}66$ V

Concluzii:

- ✓ Se poate observa că din punct de vedere al comportamentului la zgomote familia de circuite integrate CMOS este net superioară familiei TTL.
- ✓ Zgomotele electromagnetice se produc în orice întreprindere sau fabrică şi acestea trebuie să fie controlate prin circuite numerice.
- ✓ Se poate observa că la circuitele CMOS - Marginea de zgomot normală se apropie de o Margine de zgomot ideală (jumătate din tensiunea de alimentare).
- ✓ De asemenea Caracteristica statică de transfer pentru circuitele CMOS, prezentată în cursurile anterioare se apropie foarte mult de o caracteristică statică de transfer ideală:

  ⇒ Nivelele de tensiune se apropie de nivelele de tensiune ideale.

3. Factorul de încărcare

Se reaminteşte funcţionarea unui tranzistor CMOS reprezentat în fig. 5




Fig.5 Tranzistor CMOS

- Dacă $\mathbf{V_i < V_T}$:
  - T_{1N} →blocat: $V_{GS_1} < V_{T_1}$ => $I_{DS} = 0$
  - T_{2P} → conduce: $|V_{GS_2}| > |V_{T_2}|$:
    - $V_{GS_2} - V_{S_2} = V_T - V_{DD} > |V_{T_2}|$

      $\Rightarrow$ **$V_0 = V_{DD} = V_H$**
- Dacă $\mathbf{V_i > V_T}$:
  - T_{1N} → conduce: $V_{GS_1} > V_{T_1}$
  - T_{2P} → blocat: : $|V_{GS_2}| < |V_{T_2}|$ => $I_{DS} = 0$

    $\Rightarrow$ **$V_0 = 0V = V_L$**

Observaţie:

- Tranzistorul CMOS lucrează ca un invertor:

- **Tabelul de adevăr –Circuit invertor**

V_i	V_0		A	F		
$< V_T$	$V_{DD} = V_H$	⟶	**0**	**1**	⟶	**F= $\bar{A}$**
$> V_T$	$0V = V_L$		**1**	**0**		

Factorul de încărcare determină regulile de interconectare ale circuitelor logice dintr-o familie, ce trebuie respectate la proiectarea şi utilizarea circuitelor logice într-un sistem numeric.

(FI) - factorul de încărcare la intrarea unui circuit numeric:

- Dacă: $\mathbf{V_i = V_L}$ => se defineşte factorul de încărcare la intrare pentru nivel logic inferior:
  - $\mathbf{FI_L}$ → i se atribuie valoarea → 1 => $\mathbf{FI_L = 1}$

    ⇨ Există un curent de intrare → $\mathbf{I_{i_L}}$
- **Dacă:** $\mathbf{V_i = V_H}$ => se defineşte factorul de încărcare la intrare pentru nivel logic superior:
  - $\mathbf{FI_H}$ → i se atribuie valoarea → 1 => $\mathbf{FI_H = 1}$

    ⇨ Există un curent de intrare → $\mathbf{I_{i_H}}$
- $\mathbf{I_{i_L}}$ şi $\mathbf{I_{i_H}}$ → pot fi egali sau de valori diferite
  - Se adoptă pentru aceste cazuri următoarele convenţii referitoare la sensul curenţilor care intră sau ies dintr-o poartă a unui circuit CMOS, regăsiţi în fig.6:
    - Toţi curenţii care intră în poartă → au atribuită valoarea plus → „+”
    - Toţi curenţii care ies din poartă → au atribuită valoarea minus→ „-”




Fig.6 Reprezentare sens curenţi intrare/ieşire dintr-o poartă a unui circuit CMOS

Aşa cum s-a precizat în cursurile trecute, pentru a funcţiona corect un circuit numeric este indicat să fie analizaţi şi calculaţi toţi parametrii caracteristici raportaţi la cazul cel mai defavorabil. Astfel că şi **(**FI) - Factorul de încărcare de la intrarea unui circuit numeric este:

- Definit de valorile curenţilor corespunzători tensiunilor limită admise la intrare pentru cazul cel mai defavorabil
  - $FI_H = 1 \rightarrow I_{IH_{min}}$ (tensiune de intrare $V_{IH_{min}}$) ;
  - $FI_L = = 1 \rightarrow I_{IL_{max}}$ (tensiune de intrare $V_{IL_{max}}$)
- Indicele minim respectiv maxim nu se referă la valoarea curentului, ci la denumirea tensiunilor limită de la intrare ($V_{IL_{max}}$, $V_{IH_{min}}$).

- **(FE) - factorul de încărcare la ieşirea unui circuit numeric:**
  - Definit de valorile tensiunilor limită garantate la ieşire pentru cazul cel mai defavorabil
  - Raportul dintre curentul de ieşire pe curentul de intrare pentru cele două stări în cazul cel mai defavorabil:
  - Curenţii de intrare au valori foarte mici în general, de ordinul nA (nu sunt luaţi în considerare), astfel că:
    - $I_{i_L} = I_{i_H} \rightarrow$ foarte mic (nA)
  - $\boldsymbol{FE_L} = \left|\frac{\boldsymbol{I_{OL}}}{\boldsymbol{I_{IL}}}\right| \rightarrow$ foarte mare (ex. > 50, 100)
  - $\boldsymbol{FE_H} = \left|\frac{\boldsymbol{I_{OH}}}{\boldsymbol{I_{IH}}}\right| \rightarrow$ foarte mare (ex. > 50, 100)

- Factorul de încărcare la ieşire este de regulă, un număr întreg şi pozitiv.
  - $FE_L = \left|\frac{I_{OL}}{I_{IL}}\right| = 10$ (TTL)
  - $FE_H = \left|\frac{I_{OH}}{I_{IH}}\right| = 20$ (TTL)

Observaţie:

- ✓ La CMOS factorul de încărcare la ieşire are valoare foarte mare → tinde să fie şi el ideal ca şi parametru caracteristic circuitului.

Concluzii:

- Caracteristica statică de transfer a tranzistorului CMOS tinde spre valori ideale.
  - Pot fi definite nivele de tensiune ce pot avea la rândul lor valori ideale: (V_L şi V_H → unice)
    - $V_L = 0V$
    - $V_H = V_{DD}$
- Marginea de zgomot pentru un tranzistor CMOS, în anumite condiţii tinde spre valori ideale → jumătate din tensiunea de alimentare: în cazul unui tranzistor CMOS → $\frac{V_{DD}}{2}$
- Factorul de încărcare de la ieşire pentru circuitele CMOS tinde spre o valoare ideală (foarte mare). În general circuitele CMOS nu au curentul de ieşire foarte mare, datorită structurii tranzistorului, însă curentul de intrare fiind foarte mic, rezultă că raportul dintre cele două generează un factor de încărcare la ieşire care tinde spre valori foarte mari.
  - Tehnologia CMOS tinde spre o tehnologie ideală.

Parametrii de bază ai familiei CMOS

Tranzistorul CMOS se caracterizează prin definirea a 5 parametrii de bază:

1. Nivelele de tensiune

2. Marginea de zgomot

3. Factorul de încărcare

4. Timpii de propagare

5. Puterea consumată

În urma celor prezentate la cursurile precedente s-a constatat că primii trei parametrii de bază analizaţi prezintă următoarele aspecte:

1) Caracteristica statică limită a tranzistorului CMOS tinde spre o caracteristică statică ideală în anumite condiţii:
   ⇒ Pot fi definite nivele de tensiune limită, ce pot avea la rândul lor valori ideale: (V_L şi V_H → unice)
      - $V_L = 0V$
      - $V_H = V_{DD}$
2) Marginea de zgomot pentru un tranzistor CMOS, (atât marginea de zgomot pozitivă → M^+, cât şi marginea de zgomot negativă → M^-), în anumite condiţii tind spre valori ideale → jumătate din tensiunea de alimentare: în cazul unui tranzistor CMOS → $\frac{V_{DD}}{2}$.
3) Factorul de încărcare de la ieşire pentru circuitele CMOS tinde şi el tot în anumite condiţii spre o valoare ideală (fiind foarte mare). Factorul de încărcare de la ieşire exprimă numărul de porţi pe care le poate comanda un integrat.
   ⇒ Tehnologia CMOS tinde spre o tehnologie ideală.

4. Puterea consumată

Puterea consumată este al 4-lea parametru ce defineşte circuitul CMOS, iar pentru analizarea lui se va porni de la schema de bază CMOS regăsită mai jos în fig.1:




Fig.1 Circuit format din tranzistor CMOS

Tranzistorul CMOS lucrează şi el ca şi ieşirea unei porţi TTL în contratimp: atunci când un tranzistor conduce, celălalt este blocat, şi invers.

a) $\mathbf{V_I < V_T}$

- **T_1 - NMOS - blocat** => rezistenţă foarte mare 10÷50 MΩ
- **T_2 – PMOS - conduce** => rezistenţă mică 1÷2 kΩ

=> $I_{DS} = 0$

b) $\mathbf{V_I \geq V_T}$

- **T_1 - NMOS -conduce** => rezistenţă mică 1÷2 kΩ
- **T_2 - PMOS -blocat** => rezistenţă foarte mare 10÷50 MΩ

=> $I_{DS} = 0$

Regimul de funcţionare al tranzistorului CMOS în contratimp prezintă două avantaje:

- Deoarece tot timpul unul din tranzistoare este în conducţie => $I_{DS} \approx 0 \approx 10$ nA (în regim normal)
- Capacitatea parazită de la ieşire se încarcă în permanenţă şi se descarcă prin unul din cele două tranzistoare care sunt în conducţie (fig.1):
  - Atunci când T_2 (PMOS) → conduce, capacitatea C_p se descarcă pe calea (1) din fig.1, de la V_{DD} spre V_{SS} (punctul de referinţă, considerat masă).
  - Atunci când T_1 (NMOS) → conduce, capacitatea C_p se descarcă pe calea (2) din fig.1, prin tranzistorul NMOS spre V_{SS} (punctul de masă).
  - Tranzistorul în conducţie prezintă rezistenţa (impedanţa) cea mai mică :

    ⇒ Timpii de propagare → tind spre valori minime.
- *Puterea totală* este formată din *puterea statică*, *puterea dinamică* şi *puterea dinamică suplimentară.*
  - **$P_{tot} = P_{DD} + P_D + P_{DS}$**
    - P_{DD} - puterea statică.
    - P_D - puterea dinamică.
    - P_{DS} - puterea dinamică suplimentară.

Puterea statică (P_{DD})

- **$P_{DD} = I_{DS} \cdot V_{DD}$** → se exprimă în Waţi

***Exemplu numeric*:**

Dacă: V_{DD}=5V

I_{DS}=10nA (se consideră situaţia cea mai defavorabilă)

⇒ $P_{DD} = 5 \cdot 10 \cdot 10^{-9} = 50$ nW (CMOS) – în comparaţie cu TTL=10 mW

Concluzii:

- ✓ CMOS este familia ce are consumul de putere cel mai mic. Un circuit ideal ar fi un circuit care are consum zero, însă nu există.
- ✓ La circuitele CMOS consumul de putere este extrem de mic în regim static.
- ✓ CMOS are consum mai mic de putere în regim static decât TTL.
  - Circuitele CMOS au tendinţa de a fi folosite în special în toate echipamentele portabile: laptop, telefon, tablete, etc.

Pe lângă acest consum, ca orice poartă CMOS are la ieșire o capacitate parazită care este formată din suma capacităţilor de intrare a circuitului ce comandă, plus capacitatea de ieşire a porţii (fiecare material semiconductor are practic într-o mică măsură un caracter capacitiv), plus o capacitate de fir (poate fi spre exemplu, de la sârma ce se conectează la internet, fiind proporţională cu lungimea firului şi invers proporţională cu distanţa faţă de masa circuitului).




Fig.2 Capacitate parazită - Circuit CMOS

- $C_P = \sum C_i + C_o + C_{fir}$
  - C_i = capacitate de intrare
  - C_o = capacitate de ieşire
  - C_{fir} = capacitate fir (Sârme de legătură)

Puterea dinamică (P_D)

- $P_D = C_P \cdot F \cdot V_{DD}^2$

Observaţii:

- Puterea se poate micşora în funcţie de alimentarea circuitului (scade la pătrat odată cu scăderea tensiunii de alimentare):
- Tensiunea de alimentare la un circuit CMOS este cuprinsă între valorile:
  - $3V \leq V_{DD} \leq 18V$

    $\Rightarrow$ Un utilizator poate modifica tensiunea de alimentare în intervalul permis.
- Datorită capacitaţii parazite Cp, circuitele au o putere consumată.
- P_D este proporţională cu C_P, practic frecvența arată de câte ori se încarcă capacitatea.
- Capacitatea parazită nu poate fi schimbată de un utilizator, spre deosebire de tensiunea de alimentare. C_P, are o valoare ce depinde de tehnologia de fabricare a circuitelor integrate, de materialul semiconductor folosit.
- Puterea este mai mică, dacă distanţa dintre ieşirea porţii şi intrarea următoarei porţi este mai mică => Grad de integrare mare
- Necesitatea este să existe circuite cât mai complexe, care să execute cât mai multe funcţii, dar cu consum de putere cât mai mic!

***Exemplu numeric*:**

- F=1MHz
- C_P=50 pF
- $V_{CC}=V_{DD}$=5V
- $P_D=C_P \cdot F \cdot V_{DD}^2$

- $P_D=50 \cdot 10^{-6} \cdot 25$= 1,25 mW >> P_{DD} (50 nW)

Observaţii:

- Puterea dinamică joacă un rol semnificativ: cu cât frecvenţa este mai mare, cu atât consumul este mai mare
- Circuitele CMOS consumă dacă sunt puse să lucreze în regim dinamic, în static nu consumă foarte mult.

Puterea dinamică suplimentară (P_{DS})

Puterea dinamică suplimentară este influențată de structura circuitului CMOS (fig. 1) şi apare datorită faptului că cele două tranzistoare T_1 ,T_2 nu sunt ideale şi lucrează în contratimp (unul conduce, altul este blocat), însă acest proces de comutare nu este instantaneu, ci se realizează într-un anumit interval de timp.

În cursurile anterioare s-a prezentat situaţia în care dacă se ridică pentru CMOS caracteristica statică de transfer ($V_o = f(V_i)$) ca în fig. 3. Se observă că aceasta tinde spre valori ideale atunci când tensiunea de prag este: $V_T = \frac{V_{DD}}{2}$




Fig.3 Caracteristica statică de transfer pentru CMOS

1) $0V \leq V_i \leq V_T$

- **T_1 (NMOS) → blocat ($I_{DS} = 0$)**
- **T_2 (PMOS) → conduce**

$$\Rightarrow V_0 = V_{DD} - I_{DS} \cdot R_{T_2}$$

($I_{DS} = 0$)

$$\Rightarrow \boldsymbol{V_0 = V_{DD}}$$

2) $V_{DD} - V_T \leq V_i < V_{DD}$

- **T_1 (NMOS) → conduce**

- **T_2 (PMOS) → blocat ($I_{DS} = 0$)**

$\Rightarrow V_0 = V_{SS} + I_{DS} \cdot R_{T_1} = V_{SS}$ $V_0 = V_{SS} + I_{DS} \cdot R_{T_1} = V_{SS}$

$\Rightarrow \boldsymbol{V_0 = 0^V}$ ($I_{DS} = 0$)

3) $\mathbf{V_T \leq V_i \leq \frac{V_{DD}}{2}}$ (tensiunea de intrare creşte de la → V_T la → $\frac{V_{DD}}{2}$)

- **T_1 (NMOS) → începe să conducă**
- **T_2 (PMOS) → este în conducţie**

$\Rightarrow$ I_{DS} → începe să crească

$\Rightarrow V_0 = V_{DD} - I_{DS} \cdot R_{T_2}$

$\Rightarrow \boldsymbol{V_0 \rightarrow}$ **începe să scadă**

4) $\mathbf{\frac{V_{DD}}{2} < V_i < V_{DD} - V_T}$ (tensiunea de intrare scade de la → $\mathbf{(V_{DD} - V_T)}$ la → $\frac{V_{DD}}{2}$)

- **T_1 (NMOS) → este în conducţie**
- **T_2 (PMOS) → începe să conducă**

$\Rightarrow$ I_{DS} → începe să crească

$\Rightarrow V_0 = V_{SS} + I_{DS} \cdot R_{T_1}$

$\Rightarrow \boldsymbol{V_0}$ **→ tinde să crească**

5) $\mathbf{V_i = \frac{V_{DD}}{2}}$ **→ Zona de tranziţie**

$\Rightarrow$ **T_1 şi T_2 conduc şi sunt în regim saturat**

$\Rightarrow$ I_{DS} → este maxim

$\Rightarrow \quad \boldsymbol{\frac{V_{DD}}{2} + V_T \leq V_0 \leq \frac{V_{DD}}{2} - V_T}$

$\Rightarrow \boldsymbol{V_0}$ **→ poate lua orice valoare în intervalul →** $\mathbf{[(\frac{V_{DD}}{2} + V_T), (\frac{V_{DD}}{2} - V_T)]}$

Se propune în continuare să se afle care este valoarea curentului I_{DS} → este maxim.

Dacă se imaginează în continuare următorul scenariu în care cele două tranzistoare T_1 şi T_2 conduc şi se exprimă curentul I_{DS} funcţie de cum se modifică tensiunea de la intrare V_0 (fig.4), se poate observa că:




Fig.4 Reprezentare I_{DSmax}

Se iau spre analiză în continuare următoarele cazuri de variaţie a curentului I_{DS} funcţie de tensiunea de la intrare V_i:

- $\mathbf{0V \leq V_I < V_T}$ => I_{DS} =0 (tranzistorul NMOS - bocat);
- $\mathbf{V_{DD-V_T} \leq V_I \leq V_{DD}}$ => I_{DS} =0;
- $\mathbf{V_T \leq V_i \leq \frac{V_{DD}}{2}}$ (tensiunea de intrare creşte de la $\rightarrow V_T$ la $\rightarrow \frac{V_{DD}}{2}$)

  => I_{DS} → începe să crească → $\frac{V_{DD}}{2}$ până la un maxim (fig.4), deoarece tranzistorul NMOS intră în conducţie;
- $\mathbf{\frac{V_{DD}}{2} \leq V_i \leq V_{DD} - V_T}$ (tensiunea de intrare scade de la $\rightarrow (\mathbf{V_{DD} - V_T})$ la $\rightarrow \frac{V_{DD}}{2}$)

=> I_{DS} → începe să crească spre → $\frac{V_{DD}}{2}$ până la un maxim (fig.4), deoarece tranzistorul PMOS intră în conducţie;

- $\mathbf{I_{DSmax}}$ este valoarea maximă pe care o atinge curentul la valoarea → $\frac{V_{DD}}{2}$, atunci când ambele tranzistoare conduc.

Acest curent se calculează astfel:

- $I_{DSmax} = \frac{V_{DD}}{R_{T1}+R_{T2}}$

Exemplu numeric:

- De obicei: $R_{T1} = R_{T2} \approx 1K\Omega$
- Pentru $V_{DD}= 5V$

$\Rightarrow I_{DSmax} = \frac{5}{(1+1)\cdot 10^3} = 2{,}5$ mA

$\Rightarrow P_D=50\cdot 10^{-6} \cdot 25=1{,}25$ mW >> P_{DD} (50 nW)

Observaţii :

- Ţinând cont de aceste aspecte rezultă că variaţia în timp a curentului drenă sursă (I_{DS}) are următoarea configuraţie:
- Se consideră că la intrare se aplică un semnalul aşa ca în fig. 5. Se iau ca şi repere :
  - V_{DD}, $V_{DD} - V_T$, $\frac{V_{DD}}{2}$, V_T ,0V
- $\mathbf{0V \le V_I < V_T}$ → tranzistorul NMOS - blocat => $I_{DS}=0$ (1, 3)
- $\mathbf{V_{DD} - V_T \le V_I \le V_{DD}}$ → tranzistorul PMOS - blocat => $I_{DS}=0$ (2)
- $\mathbf{V_T \le V_i \le V_{DD} - V_T}$ → unul din tranzistoare este în conducţie, şi determină ca I_{DS} să prezinte un maxim spre vecinătatea → $\frac{V_{DD}}{2}$; (4, 5)




Fig.5 Reprezentare I_{DSmax}

- Astfel că, pe anumite intervale curentul I_{DS} este aproape 0, dar pe durata tranziţiei există un maxim de curent => acest vârf de curent determină un consum suplimentar de putere, şi anume componenta de putere dinamică suplimentară (P_{DS}) .

- Integrând în timp curentul $I_{DS,}$ se va obţine puterea datorată curentului maxim $I_{DSmax,}$ în intervalul (V_{DD} -V_T –V_T), al tensiunii de intrare în care există curent. În acest fel se poate calcula în continuare P_{DS} în modul următor:

  - $P_{DS} = \frac{I_{DSmax}}{2}(t_r + t_c) \cdot \left(V_{DD} - V_T - V_T\right) \cdot F$
  - $P_{DS} = (V_{DD} - 2 \cdot V_T) \cdot \frac{I_{DSmax}}{2} \cdot \left(t_r + t_c\right) \cdot F$;
  - $F = \frac{1}{T}$

Exemplu numeric:

- $V_{DD} = 5^V$, $V_T = 2^V$,
- $I_{DSmax} = 2{,}5\ mA$
- $t_r = t_c = 30\ ns$,
- $F = 1MHz$
- $P_{DS} = (5-4) \cdot 2{,}5 \cdot 10^{-3} \cdot (30+30) \cdot 10^{-9} * 10^6 = 150 \cdot 10^{-6} = 0{,}15\ mW$

Observaţii :

- Puterea consumată de porţile CMOS este mult mai mică decât cea a porţilor TTL (10mW)
  - Şi al 4-lea parametru → consumul de putere face ca circuitele CMOS să tindă spre circuite ideale (cu consum cât mai mic).

Concluzii:

- Pentru a păstra avantajele circuitelor CMOS în ceea ce priveşte puterea disipată se impun măsuri constructive şi tehnologice, cum ar fi:
  - Reducerea capacităţii de la ieşirea fiecărui circuit integrat prin reducerea lungimilor traseelor, ceea ce implică în continuare:
    - micşorarea numărului de circuite comandate
    - scăderea capacităţilor de intrare ale elementelor comandate
  - Reducerea tensiunii de alimentare
- Într-un sistem realizat cu circuite CMOS există două motive pentru utilizarea unor tensiuni de alimentare de valori mari:
  1) asigurarea marginilor de imunitate la perturbaţii statice de valori ridicate
  2) necesitatea funcţionării sistemelor CMOS la frecvenţă ridicată
- Circuitele CMOS pot atinge frecvenţe de operare cu atât mai ridicate, cu cât tensiunea de alimentare este mai mare.

- Cu cât este gradul de integrare mai mare, cu atât puterea consumată de un circuit este mai mică.
- Consum mic => Permite creşterea numărului de componente pe suprafaţa de circuit
- Familia CMOS asigură gradul cel mai mare de integrare (Memoriile semiconductoare folosesc această tehnologie)

5. Timpul de propagare

În fig.6 se imaginează un circuit CMOS la ieşirea căruia se plasează o capacitate parazită. Timpul de propagare se defineşte identic ca şi la circuitele TTL (de fapt la circuitele integrate în general).




Fig 6- Circuit CMOS cu plasare capacitate parazită la ieşire

Pentru a calcula timpul de propagare se respectă definiţia generică dată şi până acum. Se reprezintă în diagramele din fig.7 răspunsul circuitului CMOS la aplicarea unui semnal treaptă la intrare, unde V_T reprezintă tensiunea de prag ce este considerată reper în comutarea porţii din "1" logic, în "0" logic şi invers.




Fig. 7 Timpi de propagare - circuit CMOS

Timpul de propagare a unui tranzistor CMOS este mult mai redus decât la un tranzistor MOS:

- Încărcarea şi descărcarea capacităţii parazite de ieşire se face tot timpul printr-un tranzistor în conducţie, ceea ce implică micşorarea constantei de încărcare şi descărcare a respectivei capacităţi.

Timpii de propagare reprezintă timpii de tranziţie ai circuitului.

- Circuitul răspunde la tensiunea de prag V_T (reper) :
  - Dacă $V_i < V_T \Rightarrow V_0 = V_{DD}$
  - La atingerea tensiunii de prag V_T , (momentul t_1) poarta comută a.î. după tensiunea de prag, tinde spre "0" logic la ieşire şi rămâne la fel până în momentul t_2 , când are loc tranziţia următoare. Astfel că :
    - Până nu se atinge tensiunea de prag V_T, poarta nu este afectată.
    - Abia când se atinge tensiunea de prag (V_T), poarta comută din "0,, (V_L) în $V_{DD.}$ (momentul t_2).
    - La rândul ei, ieşirea unei porţi reprezintă intrarea unui alt circuit.

- Pe baza raportului dintre tensiunea de intrare şi tensiunea de la ieşire, având ca reper tensiunea de prag, rezultă cei doi timpi de propagare, ce reprezintă practic timpii de răspuns ai circuitului şi se definesc în funcţie de tranziţia de la ieşire:
- Dacă se consideră că:
  - V_L=0 V
  - V_H=V_{DD}=5V
  - $V_T = \frac{V_{DD}}{2}$

➢ **T_{pHL}** - se obţine prin procesul de descărcare a capacităţii parazite ce se realizează prin tranzistorul T_1 — NMOS : (de la V_H la V_L):

- $t_{pHL} = C_p \cdot R_{T_1} \cdot \ln \frac{V_L - V_H}{V_L - V_T}$
- $t_{pHL} = C_p \cdot R_{T_1} \cdot \ln \frac{0 - V_{DD}}{0 - V_T}$

⇨ $\mathbf{t_{pHL} = C_p \cdot R_{T_1} \cdot \ln 2}$

➢ **T_{pLH}** - se obţine prin procesul de încărcare a capacităţii parazite ce se realizează prin tranzistorul T_2 — PMOS : (de la V_L la V_H):

- $t_{pLH} = C_p \cdot R_{T_2} \cdot \ln \frac{V_H - V_L}{V_H - V_T}$
- $t_{pLH} = C_p \times R_{T_2} \times \ln \frac{V_{DD} - 0}{V_{DD} - V_T}$

⇨ $\mathbf{t_{pLH} = C_p \cdot R_{T_2} \cdot \ln 2}$

Exemplu numeric:

- $Cp = 50pF$; $R_{T_1} = R_{T_2} = 1k\Omega$

$\Rightarrow t_{pHL} = t_{pLH} = 50 \cdot 10^{-12} \cdot 10^3 \cdot \ln 2 = 35ns$

➢ La TTL = 10ns

➢ La CMOS => Timpul este de 3 ori mai mare

Observaţie: Dintre cei cinci parametrii analizati la circuitele CMOS se observă ca timpul de propagare este singurul care nu tinde spre valori ideale, fiind mai mare decât la circuitele TTL, unde există TTL - Schottky la care timpii de propagare tind spre 1,5 ns.

Concluzii:

- ✓ Circuitele CMOS sunt mai lente şi lucrează astfel la frecvenţe mult mai mici decât circuitele bipolare TTL.
- ✓ Datorită faptului că cei doi timpi de propagare T_{pHL} şi T_{pLH} sunt aproximativ egali, rezultă două avantaje:
    1. Utilizatorul nu trebuie să memoreze doi timpi.
    2. Se poate ştii cu o mare probabilitate care este timpul de răspuns pentru o schemă dată (de ex. dacă sunt implicate 100 de porţi, practic se înmulţeşte timpul cu 100), ceea ce implică o proiectare mai simplă.
- ✓ Tehnologia MOS este dispusă continuu la îmbunătăţiri prin faptul că are loc scăderea dimensiunilor geometrice ale tranzistoarelor MOS. O soluţie în acest sens o constituie:
    - Micşorarea rezistenţei tranzistorului între Drenă şi Sursă

- Rezistenţa canalului este de ordinul ohmilor şi este proporţională cu lungimea canalului.
- Dacă se micşorează lungimea canalului => scade rezistenţa => scad timpii de propagare => există soluţii pentru îmbunătăţiri
- Astfel a apărut Microelectronica (μm) şi apoi Nanoelectronica (nm)

La circuitele CMOS cele două tranzistoare lucrează în contratimp, proces ce poate genera mari probleme:

- Dacă I_{DS} creşte => creşte puterea (fiind distanţa mai mică) => scade valoarea rezistenţei. Aşadar I_{DS} nu mai este 0, ci creşte.

=> Practic apare o contradicţie:

- Se câştigă timp => Se pierde din putere
- Se câştigă putere => Se pierde din timp

Dezavantaje CMOS

- Circuitele CMOS sunt mai lente:
  - au parametrii ideali cu excepţia timpilor de propagare, ce pot fi şi ei îmbunătăţiţi prin îmbunătăţirea tehnologiei.
- Modul de lucru este mai dificil:
  - Circuitele realizate în tehnologia unipolară nu pot fi utilizate în orice condiţii de lucru, ci doar în anumite condiţii speciale specificate şi în cursurile anterioare. Motivul principal îl constituie prezenţa capacităţilor parazite ce se formează la intrarea şi ieşirea oricărui dispozitiv semiconductor:
    - La tranzistoarele bipolare, capacitatea parazită se descarcă într-un timp destul de mic atunci când tranzistorul intră în conducţie .
    - La tranzistoarele unipolare (CMOS) apare în schimb o problemă în ceea ce priveşte existenţa capacităţii parazite dintre Grilă şi Sursă (fig.3):
  - Atunci când circuitul nu este utilizat, capacitatea parazită este înconjurată de impedanţe foarte mari (se încarcă cu sarcini mari), ceea ce poate duce la distrugerea circuitului în momentul primei utilizări.
  - Memoriile semiconductoare sunt expediate din fabrică în sisteme tip şină (MOS – metal) , (TTL - plastic)
  - Dacă se aplică la intrarea unui circuit o tensiune de la un generator (un semnal), capacitatea parazită primeşte curentul transmis de la generator, ceea ce poate conduce la distrugerea substratului format între canalul de legătură dintre Grilă şi Sursa.
  - Dacă există un scurtcircuit, capacitatea nu are cum să se încarce, iar pentru a nu se distruge circuitele, producătorii au venit în ajutorul utilizatorilor prin introducerea unor diode de protecţie la toate intrările circuitelor CMOS.

Circuite de protecţie pentru intrările circuitelor CMOS

Aşa cum s-a precizat mai sus pentru a nu se distruge circuitele s-a găsit ca şi soluţie introducerea unor diode de protecţie la toate intrările circuitelor CMOS. În continuare se va analiza mai concret care ar fi rolul acestor diode, şi anume cum protejează acestea intrările astfel încât să fie evitată distrugerea circuitelor integrate.

Se iau în calcul următoarele situaţii:

A) Plasare o diodă la intrare circuit CMOS




Fig.8 Circuit de protecţie CMOS cu o diodă

- În principiu dioda D_1 nu are rol funcţional, ci doar de protecţie:
- Dacă pe capacitatea de la intrare se aplică o tensiune pozitivă, capacitatea parazită C_p se încarcă cu sarcini pozitive **(+)**:
  - $U_{Cp} > V_{DD}$ => Dioda D_1 intră în conducţie şi stabilizează tensiune de la intrare la → o valoare mai mică sau egală decât V_{DD} (în funcţie de căderea de tensiune pe diodă):
    - ⇨ $V_i \leq V_{DD}$
    - ⇨ limiteaza tensiunea pe capacitatea parazită la → V_{DD}

⇨ $U_{Cp} \approx V_{DD}$

- Această tensiune este incapabilă de a străpunge stratul izolator aflat la intrarea celor două tranzistoare PMOS, respectiv NMOS.

B) Plasare două diode la intrare circuit CMOS




Fig.9 Circuit de protecţie CMOS cu două diode

- Dacă pe capacitatea de la intrare se aplică o tensiune negativă, capacitatea parazită C_p se încarcă cu sarcini negative **(-):**

  - $U_{Cp} < 0V$

    ⇨ Se mai adaugă o diodă D_2 între intrare şi masă:

  - $U_{Cp} < 0V \Rightarrow D_2$ se deschide (conduce) şi stabilizează tensiunea de la intrare la → o valoare mai mare decât 0V:

    ⇨ $V_i \geq 0V$

    ⇨ limiteaza tensiunea pe capacitatea parazită la → 0V

    ⇨ $U_{Cp} \approx 0V$

- În cazul în care capacitatea parazită C_p se încarcă cu o tensiune pozitivă sau negativă:
  - $U_{Cp} > V_{DD}$ => D_1 se deschide (conduce) şi limitează U_{Cp} => $U_{Cp} \approx V_{DD}$
  - $U_{Cp} < 0V$ => D_2 se deschide (conduce) şi limitează U_{Cp} => $U_{Cp} \approx 0V$
- În alte cazuri, diodele nu afectează circuitul, astfel că:
  - $D_1 \rightarrow$ protejează circuitul când C_p se încarcă cu sarcini pozitive
  - $D_2 \rightarrow$ protejează circuitul când C_p se încarcă cu sarcini negative

Rolul diodelor:

- Cele două diode D_1 şi D_2 sunt diode de limitare a capacităţii parazite C_P, iar rolul lor este ca C_p să nu se încarce mai mult decât V_{DD} şi V_{SS} pentru a nu se distruge tranzistorul CMOS.

- Pentru ca cele două diode D_1 şi D_2 să fie funcţionale, respectiv să îşi producă efectul de protecţie a circuitelor unipolare trebuie respectaţi următorii paşi:

  Pasul 1. Alimentarea circuitelor din tehnologie unipolară (MOS, CMOS) – prima dată se pune sub tensiune circuitul integrat CMOS → să existe [V_{DD} , masă (potenţial de referinţă , notat şi V_{SS})]:

  a. Dacă circuitul este alimentat - cele două diode sunt funcţionale, deoarece există cele două tensiuni de referinţă V_{DD} şi V_{SS} pentru a intra în conducţie sau nu.

  b. Dacă circuitul nu este alimentat, diodele sunt blocate şi nu au nici o influenţă → nu limitează tensiunea de la borna capacităţii C_P → se poate produce efectul menţionat mai sus → Dacă se aplică tensiune de alimentare se poate distruge tranzistorul.

  Pasul 2. Comandarea circuitelelor din tehnologie unipolară (MOS, CMOS) – se aduce semnal la intrarea circuitului, abia după ce acesta este alimentat.

  Pasul 3. Deconectare semnal aplicat la intrare circuit

  Pasul 4. Deconectare sursă de alimentare [V_{DD}, 0V]

Aşa cum s-a menţionat mai sus, deoarece cele două diode D_1 şi D_2 prezintă un risc crescut de distrugere s-au găsit soluţii şi pentru protecţia acestora, cum ar fi:

1. Plasarea unei rezistenţe la intrare.
2. Plasarea a două diode suplimentare D_3 şi D_4 , fiind puţin probabil să se distrugă toate cele 4 diode (fig.10)

C) Plasare patru diode la intrare circuit CMOS




Fig.10 Circuit de protecţie CMOS cu patru diode

Se poate remarca în fig.10 că pe lângă cele 4 diode, s-a adăugat şi o rezistenţă, iar toate acestea au următoarele semnificaţii:

- R - are rolul de a se înseria cu D_1 sau cu D_2 (în funcție de care conduce)
- R - limitează curentul ce trece prin D_1 și D_2
- D_3 și D_4 limitează eventualele oscilații ce apar la intrare (fig.4):




Fig.4 Circuit de protecţie CMOS cu patru diode (oscilaţii semnal intrare)

Ca şi o observaţie, se poate creşte frecvența de lucru dacă sunt respectate următoarele condiţii:

- Dacă oscilația > V_{DD} se va deschide dioda D_3
- Dacă oscilaţia < V_t se deschide dioda D_4

Concluzii:

- Regulă principală de lucru: Sursa de alimentare se conectează prima şi se deconectează ultima din circuit. În caz contrar, nu intră în funcţie cele două diode de limitare .
- Diodele nu sunt protejate, nu au rezistenţe în serie, aşadar se pot distruge foarte uşor, influenţând astfel şi distrugerea tranzistorului şi inevitabil a circuitului integrat.
- Pentru a evita toate aceste situaţii neplăcute se impun câteva reguli de bază în timp ce se lucrează cu circuitele CMOS, şi anume atunci când se conectează, respectiv se deconectează circuitul trebuie să se respecte următorii paşi:

Conectare:

1. Alimentare circuit
2. Aplicare semnal

Deconectare:

1. Anulare semnal
2. Deconectare alimentare

Observaţii:

- ✓ Sursa de alimentare are două borne: ”+” şi ”-”, iar acestea trebuie conectate corect la pinii de alimentare ai integratelor. Dispoziţia pinilor se regăseşte în foile de catalog (Ex. CMOS: pin 14 se leagă la borna ”+” a sursei de alimentare, iar pinul 7 se leagă la borna “-” a sursei de alimentare).
- ✓ La circuitele CMOS pot apărea semnale false la ieşire:
  - Dacă este deconectată neintenţionat tensiunea V_{DD} (ex: apare o întrerupere):
    - ⇨ Se transmite un semnal de la intrarea V_i prin dioda D_1 şi V_{DD} (borna ”+” a tensiunii de alimentare) se va genera un semnal fals la ieşirea V_0!
    - ⇨ Practic, ce este la intrare se regăseşte şi la ieşire!

Poarta SAU-NU-CMOS

In fig. 1 este prezentat un circuit SAU-NU-CMOS (fără tampon).




Fig.1 Poarta CMOS SAU – NU

- T_{1N} ,T_{2N} ,T_{3N} - Tranzistoare NMOS – legate în paralel
- T_{1P} , T_{2P} , T_{3P} - Tranzistoare PMOS – legate în serie
- Se fac legăturile între Grilele dintre cele două tipuri de tranzistoare NMOS şi PMOS.

Funcţionare:

a) Dacă $\mathbf{V_A = V_B = V_C = V_L = 0V}$

⇨ **T_{1N} ,T_{2N} ,T_{3N} – blocate** => $\mathbf{I_{DS} = 0V}$

⇨ **T_{1P} , T_{2P} , T_{3P} – conduc**

⇨ $\mathbf{V_0}$ → este dată de tranzistoarele ce se află în conducţie

- $V_0 = V_{DD} - I_{DS} \cdot (R_{T_{1P}} + R_{T_{2P}} + R_{T_{3P}}) = V_{DD}$

  ($R_{T_{1P}} + R_{T_{2P}} + R_{T_{3P}} = 0$)

⇨ $\mathbf{V_0 = V_{DD}}$

b) Dacă: $V_A = V_B = V_C = V_H = V_{DD}$

⇨ T_{1N}, T_{2N}, T_{3N} – **conduc**

⇨ T_{1P}, T_{2P}, T_{3P} – **blocate** => $I_{DS} = 0V$

⇨ V_0 → este dată de tranzistoarele ce se află în conducţie

- $V_0 = V_{SS} + I_{DS} \cdot (R_{T_{1N}} \,||\, R_{T_{2N}} || R_{T_{3N}}) \approx 0V = V_L$

  ($R_{T_{1N}} = 0$)

⇨ $V_0 = V_L$

c) Dacă la cel puţin o intrare se aplică nivel logic superior → $V_H = V_{DD}$

- $V_A = V_H$ şi $V_B = V_C = V_L$
- $V_B = V_H$ şi $V_A = V_C = V_L$
- $V_C = V_H$ şi $V_A = V_B = V_L$

⇒ **Cel puţin un tranzistor NMOS → va conduce**

⇒ **Cel puţin un tranzistor PMOS → va fi blocat:**

- tranzistoarele fiind legate în serie => se vor bloca toate

⇒ $I_{DS} = 0$

⇒ $V_0 = V_{SS} + I_{DS} \cdot R_{T_N}$

➢ Tranzistorul care conduce

⇒ $V_0 \approx 0V = V_L$

Tabelul de adevăr – Poarta SAU – NU CMOS

A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

$$F = \overline{A + B + C}$$

Tabel 1. **Tabelul de adevăr – Poarta SAU – NU – CMOS**

Astfel de circuite logice prezintă o mică problemă, şi anume dacă se exprimă caracteristica statică de transfer aşa ca şi în fig.2 se pot remarca următoarele aspecte:




Fig.2 Caracteristica statică de transfer circuit CMOS SAU-NU fără tampon

În funcţie de valorile logice regăsite la intrarea circuitului se pot constata următoarele situaţii:

- Dacă la cel puțin o intrare este aplicat V_H
  - Conduce cel puțin un tranzistor NMOS
- Dacă la cel puțin 2 intrari este aplicat V_H
  - Conduc cel puțin 2 tranzistoare NMOS
- Dacă la cel puțin 3 intrari este aplicat V_H
  - Conduc cel puțin 3 tranzistoare NMOS
- Dacă la cel puțin n intrari este aplicat V_H
  - Conduc cel puțin n tranzistoare NMOS

Observaţii:

- Sunt trei tranzistoare legate în paralel => 3 rezistenţe în paralel
- Dacă sunt 3 rezistenţe legate în paralel, atunci rezistenţa echivalentă este:
  - $R_E = \frac{1}{3} \cdot R$
- Practic, în funcţie de fiecare situaţie în parte, se modifică rezistenţa legată la masă:
  - Când conduce 1 tranzistor se foloseşte o rezistenţă R de o anumită valoare.
  - Când conduc 2 tranzistoare se foloseşte o rezistenţă egală cu $\rightarrow \frac{1}{2} \cdot R$
- Caracteristica statică de transfer a porţii CMOS SAU-NU prezintă astfel modificări în funcţie de numărul de tranzistoare care conduc:
  - Dacă conduc toate tranzistoarele NMOS => o rezistenţă mică spre masă$\rightarrow \frac{1}{3} \cdot R$
    - ⇨ C.S.T se deplasează spre valori cât mai apropiate de zero (fig.2)
  - Dacă conduc două tranzistoarele NMOS => o rezistenţă mai mare $\rightarrow \frac{1}{2} \cdot R$
    - ⇨ C.S.T se deplasează spre valori pozitive (fig.2)
  - Dacă conduce un tranzistor NMOS => o rezistenţă şi mai mare $\rightarrow$ R

⇨ C.S.T se deplasează mai mult spre valori pozitive (fig.2)

- Acest tip de circuite fac parte din familia CMOS notată 4000 cu indicativul A → 4000A→ neutilizată la ora actuală, ce poate fi reprezentată simbolic aşa ca în fig.3:




Fig.3 Reprezentare simbolică Poarta SAU-NU- CMOS

Se poate astfel constata că, în fig. 2:

- Cu cât conduc mai multe tranzistoare, cu atât zona de tranziţie se deplasează spre valori mai mici;
- S-a propus astfel, ca la ieşirea porţii SAU-NU să existe doar un singur tranzistor CMOS, deoarece într-un astfel de caz, indiferent de situaţii caracteristica statică de transfer rămâne nemodificată.




Fig.4 Poartă SAU-NU – CMOS – ieşire un singur tranzistor CMOS

- Soluţie pentru a nu avea fluctuaţie pe zona de tranziţie:
  - Introducerea unor Circuite Tampon (Invertoare)

Circuit SAU-NU- CMOS cu tampon

- Se ia ca şi exemplu o poartă SAU – NU la ieşirea căreia se plasează un circuit tampon (invertor).




Fig. 5 Poartă SAU-NU-COS cu tampon (invertor) la ieşire

- Invertorul din fig.5 schimbă funcţia logică a circuitului (se transformă în SAU-NU-NU, adică devine poartă SAU), motiv pentru care, pentru a fi poartă SAU-NU, se adaugă în mod automat tampon (invertor) la intrare şi la ieşire.
- La ora actuală majoritatea circuitelor integrate CMOS au fixate circuite tampon (invertoare) atât la intrare, cât şi la ieşire.
- Aplicând legile lui De Morgan ca să se obţină funcţia SAU-NU, se plasează în loc de circuitul SAU - NU, un circuit ŞI-NU, aşa ca şi în fig.6:




Fig.6 Circuit SAU-NU-CMOS cu tampon (invertor) la intrare şi ieşire

În fig.7 este ilustrată echivalarea unui circuit CMOS cu porţi SAU-NU prin utilizarea circuitelor tampon la intrare şi ieşire.




Fig.7 Echivalare Circuit SAU – NU - CMOS cu tampon la intrare/ieşire cu circuit SAU-NU

- ***Funcţia de la ieşire*** **: $F = \overline{A + B}$**

Concluzie:

- Indiferent de numărul intrărilor, zona de tranziţie rămâne nemodificată.
- Caracteristica statică de transfer în cazul circuitelor SAU-NU-CMOS cu tampon se apropie de o caracteristică ideală (fig.8):




Fig.8 Caracteristica statică de transfer pentru circuit SAU-NU- CMOS cu tampon

- Se poate veni cu obiecţia că fiind mai multe circuite în plus (invertoare la intrare, ieşire) se complică schema, ceea ce poate duce la modificarea timpilor de propagare. Pot astfel apărea întârzieri în funcţie de numărul de circuite introduse, însă în cursurile ce urmează se va demonstra că nu este aşa.
- În mod practic, circuitele CMOS SAU-NU cu tampon la intrare şi la ieşire sunt mai rapide decât circuitele CMOS SAU-NU fără tampon. Din acest motiv, circuitele fără tampon (seria 4000A) nu se mai utilizează, şi la ora actuală se folosesc circuite CMOS SAU-NU cu tampon la intrare şi la ieşire, din seria 4000 B care prezintă două avantaje:
- ***Avantaje:***
    - Au la ieşire o caracteristică statică de transfer unică (nu variabilă).
    - Timpii de propagare la circuitele CMOS din seria B sunt mai mici decât timpii de propagare de la circuitele fără tampon la intrare şi la ieşire (seria A).

Se va analiza în cele ce urmează poarta ŞI – NU – CMOS.

Poarta ŞI - NU- CMOS

In fig. 9 este prezentat un circuit ŞI-NU-CMOS (fără tampon):




Fig.9 Circuit ŞI – NU – CMOS

- T_{1N} ,T_{2N} ,T_{3N} - Tranzistoare NMOS – legate în serie
- T_{1P} , T_{2P} , T_{3P} - Tranzistoare PMOS – legate în paralel
- Se fac legăturile între Grilele dintre cele două tipuri de tranzistoare NMOS şi PMOS.

Funcționare:

a) Dacă: $V_A = V_B = V_C = V_H = V_{DD}$

⇨ T_{1N}, T_{2N}, T_{3N} - **conduc**

⇨ T_{1P}, T_{2P}, T_{3P} - **blocate** => $I_{DS} = 0V$

⇨ V_0 → este dată de tranzistoarele ce se află în conducţie

- $V_0 = V_{SS} + I_{DS} \cdot (R_{T_{1N}} + R_{T_{2N}} + R_{T_{3N}}) \approx 0V = V_L$

  ($R_{T_{1N}} + R_{T_{2N}} + R_{T_{3N}} = 0$)

⇨ $V_0 = V_L$

b) Dacă: $V_A = V_B = V_C = V_L = 0V$

⇨ T_{1P}, T_{2P}, T_{3P} – **conduc**

⇨ T_{1N}, T_{2N}, T_{3N} – **blocate** => $I_{DS} = 0V$

⇨ V_0 → este dată de tranzistoarele ce se află în conducţie

- $V_0 = V_{DD} - I_{DS} \cdot (R_{T_{1P}} \,||\, R_{T_{2P}} || R_{T_{3P}}) = V_{DD} = V_H$

  ($R_{T_{1P}} \,||\, R_{T_{2P}} || R_{T_{3P}} = 0$)

⇨ $V_0 = V_H$

c) Dacă la cel puţin o intrare se aplică nivel logic inferior → V_L

- $V_A = V_L$ şi $V_B = V_C = V_H$
- $V_B = V_L$ şi $V_A = V_C = V_H$
- $V_C = V_L$ şi $V_A = V_B = V_H$

⇒ **Cel puțin un tranzistor PMOS → va conduce**

⇒ **Cel puțin un tranzistor NMOS → va fi blocat:**

⇨ V_0 → este dată de tranzistoarele ce se află în conducţie

⇒ $V_0 = V_{DD}$

Tabelul de adevăr – Poarta ŞI – NU CMOS

A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

$$F = \overline{A \cdot B \cdot C}$$

Tabel 2. **Tabelul de adevăr – Poarta ŞI–NU–CMOS**

- Poarta ŞI – NU – CMOS este reprezentată simbolic aşa ca în fig.10:




Fig.10 Reprezentare simbolică Poarta ŞI – NU – CMOS

- La un moment dat 3 tranzistoare PMOS lucrează în paralel, iar în acest caz Caracteristica Statică de Transfer prezintă o situaţie inversă faţă de cazul precedent, şi anume:
  - Cu cât lucrează mai multe tranzistoare PMOS în paralel, cu atât rezistenţa între V_O şi V_{DD} va fi mai mică, astfel că:
    - Dacă conduc 3 tranzistoare PMOS va rezulta cea mai mică rezistenţă:
      - Rezistenţă echivalentă va fi $\rightarrow \frac{1}{3} \cdot R \rightarrow$ între V_O şi V_{DD}

        ⇨ C.S.T → se deplasează spre valori mai mari (fig.10).

- Dacă conduc 2 tranzistoare PMOS, rezistenţa este mai mare:
  - Rezistenţă → $\frac{1}{2} \cdot R$ → între V_O şi V_{DD}
    - ⇨ C.S.T → se deplasează spre valori mai mici (fig.10).
- Dacă conduce doar un tranzistor PMOS, rezistenţa este cea mai mare:
  - Rezistenţă → R → între V_O şi V_{DD}
    - ⇨ C.S.T → se deplasează spre valori negative, cât mai apropiate de zero (fig.11).




Fig.11 Caracteristica statică de transfer circuit ŞI – NU – CMOS fără tampon

- S-a propus şi în acest caz, la fel ca la porţile SAU - NU, ca la ieşirea porţii ŞI-NU să existe doar un singur tranzistor CMOS, acesta având o singură intrare şi o singură ieşire, indiferent de situaţii caracteristica statică de transfer rămâne nemodificată.
  - Soluţie pentru a nu avea variaţii pe zona de tranziţie:
    - Introducerea unor Circuite Tampon (Invertoare)

Circuit ŞI–NU–CMOS cu tampon

- Elimină dependenţa caracteristicii statice de transfer de numărul de intrări utilizate.
- Se ia ca şi exemplu o poartă ŞI– NU la ieşirea căreia se plasează un circuit tampon (invertor).




Fig. 12 Poartă ŞI – NU - CMOS cu tampon (invertor) la ieşire

- Invertorul din fig.12 schimbă funcţia logică a circuitului (se transformă în ŞI-NU-NU, adică devine poartă ŞI), motiv pentru care exact ca şi în cazul precedent, pentru a fi poartă ŞI-NU, se adaugă în mod automat tampon (invertor) la intrare şi ieşire.
- Aplicând legile lui De Morgan ca să se obţină funcţia ŞI-NU, se plasează în loc de circuitul ŞI - NU, un circuit SAU - NU, aşa ca şi în fig.13:




Fig.13 Circuit ŞI-NU- CMOS cu tampon (invertor) la intrare şi ieşire

În fig.14 este ilustrată echivalarea unui circuit CMOS cu porţi ŞI-NU prin utilizarea circuitelor tampon la intrare şi ieşire.




Fig.14 Echivalare Circuit ŞI – NU - CMOS cu tampon la intrare/ieşire cu circuit ŞI-NU

- ***Funcţia de la ieşire*** **: $F = \overline{A \cdot B}$**

Concluzie:

- Cu cât conduc mai multe tranzistoare, zona de tranziţie se deplasează spre valori mai mari.

Soluţie adoptată:

- Plasare invertoare la intrarea şi ieşirea circuitului CMOS ŞI-NU de aşa manieră încât să păstreze funcţia F.
- La fel ca şi circuitele CMOS SAU-NU şi circuitele CMOS ŞI-NU fără tampon din seria 4000A nu se mai utilizează, iar la ora actuală se folosesc circuite CMOS ŞI-NU cu tampon la intrare şi la ieşire ce fac parte din seria 4000 B.

Avantaje:

1) Caracteristica statică de transfer în cazul circuitelor CMOS ŞI – NU cu tampon este unică, în sensul că zona de tranziţie rămâne nemodificată, indiferent de numărul intrărilor, astfel că se poate spune că se apropie de o caracteristică ideală (fig.15):




Fig.15 Caracteristica statică de transfer pentru circuit CMOS ŞI-NU cu tampon

2) Timpul de propagare a circuitelor de tip CMOS ŞI-NU cu tampon este mai mic decât timpul de propagare a circuitelor de tip CMOS ŞI-NU fără tampon (Se va demonstra în cursul următor).

Comparaţie între poarta CMOS ŞI-NU şi CMOS ŞI-NU cu tampon

La prima vedere, circuitul cu tampon pare mai lent, ceea ce ar duce la concluzia ca este mai ineficient decât cel fără tampon, însă se va demonstra contrariul printr-un exemplu:

1. Determinarea timpilor de propagare pentru poarta CMOS ŞI-NU fără tampon




Fig 16. Timpii de propagare pentru poarta CMOS ŞI-NU fără tampon

Aşa cum s-a precizat şi în cursurile anterioare , orice circuit are la ieşire o capacitate parazită, ce este reprezentată atât în fig.16, cât şi în fig.17. Pentru calculul timpilor de propagare pentru poarta ŞI-NU fără tampon se ia în considerare faptul că circuitul răspunde în funcţie de tensiunea de prag V_T. Astfel că se adoptă următoarele notaţii:

- t_{pHL}= timpul de descărcare a capacităţii parazite C_p peste tranzistoarele T_N legate în serie.
- t_{pLH} = timpul de încărcare a capacităţii parazite C_p prin tranzistoarele T_P legate în paralel.
- Se precizează faptul că intrările porţii CMOS sunt legate împreună.

Exemplu numeric:

- $V_L = 0V$
- $V_T = \frac{V_{DD}}{2}$
- $V_H = V_{DD}$
- $V_A = V_B = V_i$
- $R_{T_N} = R_{T_P} = 1k\Omega$
- $C_p = 50pF$




Fig.17 Poarta CMOS ŞI-NU fără tampon

- Tranzistoarele NMOS fiind legate în serie => rezistenţele se adună
  - Se calculează t_{pHL} = timp de descărcare C_p peste tranzistoarele T_N ce sunt în conducţie.
    - $t_{pHL} = C_p\,(R_{T_{1N}} \cdot R_{T_{2N}}) \cdot \ln\frac{V_L - V_H}{V_L - V_T}$
    - $t_{pHL} = C_p \cdot 2 \cdot R_{TN} \cdot \ln\frac{V_L - V_H}{V_L - V_T}$
    - $t_{pHL} = C_p \cdot R_{T_N} \cdot \ln\frac{V_L - V_H}{V_L - V_T}$
    - $t_{pHL} = 50 \cdot 10^{-12} \cdot 2 \cdot 10^{3} \cdot \ln 2 = 50 \cdot 10^{-12} \cdot 2 \cdot 10^{3} \cdot 0{,}7 = 70ns$

⇨ t_{pHL}=70ns

- Tranzistoarele PMOS fiind legate în paralel => rezistenţele se calculează astfel
  - Se calculează t_{pLH} = timp încărcare C_p prin tranzistoarele T_P, ce sunt în conducţie.
    - $t_{PLH} = C_p \cdot (R_{T_{1P}} \| R_{T_{2P}}) \cdot \ln \frac{V_H - V_L}{V_H - V_T}$
    - $t_{pLH} = C_p \cdot \frac{R_{T_P}}{2} \cdot \ln \frac{V_H - V_L}{V_H - V_T}$
    - $t_{pLH} = 50 \cdot 10^{-12} \cdot 0{,}5 \cdot 10^{3} \cdot \ln 2 = 50 \cdot 10^{-12} \cdot 0{,}5 \cdot 10^{3} \cdot 0{,}7 = 18ns$
    - ⇨ t_{pLH} =18ns
- $t_{pd} = \frac{t_{pHL}+t_{pLH}}{2}$
- $t_{pd} = \frac{70+18}{2}$
- t_{pd}=44ns - timpul de propagare mediu pentru poarta CMOS ŞI-NU fără tampon

Se poate constata că este o diferenţă foarte mare între cei doi timpi de propagare t_{pHL} şi t_{pLH} !

În acest sens, pot apărea diferite probleme în cazul proiectării şi utilizarii unor astfel de circuite.

Se analizează în continuare timpii de propagare pentru o poartă CMOS ŞI-NU cu tampon.

2. Determinarea timpilor de propagare pentru poarta CMOS ŞI-NU cu tampon




Fig. 18 Poarta CMOS ŞI-NU cu tampon

- Circuitul se află într-o singură capsulă, astfel încât la ieşirea primelor invertoare există capacităţi parazite interne notate cu: C_{i_1} , C_{i_2} , C_{i_3} şi doar la ieşire se regăseşte o capacitate parazită externă, notată cu C_p .
- Utilizatorii au acces la intrările A,B şi la funcţia F (V_0).
- $C_{i_1} = 3 \div 5$ pF
- În fig. 19 se prezintă un circuit SAU-NU fără tampon care face parte din poarta ŞI – NU cu tampon din fig.18.




Fig. 19 Poarta CMOS SAU-NU fără tampon

- În fig. 20 se reaminteşte schema unui Invertor CMOS format dintr-un tranzistor PMOS si unul NMOS




Fig. 20 Invertor CMOS

- Propagarea semnalului de la intrare spre ieşire în acest caz se desfăşoară în mai multe etape:
- Dacă la intrarea V_i se aplică acelaşi semnal ca şi la cazul anterior:
  - Circuitul răspunde în funcţie de tensiunea de prag V_T.
- Timpii de propagare pentru poarta CMOS ŞI-NU cu tampon, se calculează din punctul unde poarta ŞI-NU produce o nouă inversare:




Fig.21 Timpii de propagare pentru poarta CMOS ŞI-NU cu tampon

- În punctul V_1, cele două invertoarele ce lucrează în paralel generează un semnal complementar (fig. 21), ce este adus la intrarea porţii SAU-NU.
- În punctul V_2, se poate observa răspunsul porţii SAU-NU, ce lucrează şi ea ca un invertor (comută în funcţie de tensiunea de prag V_t).
- La ieşirea V_0, se formează timpii de propagare definiţi pe tranziţiile de la V_L la V_H şi invers.

Exemplu numeric:

- $V_L = 0V$
- $V_T = \frac{V_{DD}}{2}$
- $V_H = V_{DD}$
- $V_A = V_B = V_i$
- $R_{T_N} = R_{T_P} = 1k\Omega$

- C_p=50pF
- $C_{i_1} = C_{i_2} =$ 5 pF

- Prin adunarea celor 6 timpi parţiali prezentaţi în fig. 21 se obţin cei doi timpi de propagare a porţii ŞI-NU cu tampon.

- Timpul t_1 de la ieşirea V_1, se obţine prin descărcarea capacităţii C_{i_1} peste tranzistorul T_N (fig.7):

$$\Rightarrow \quad t_1 = R_{T_N} \cdot C_{i_1} \cdot \ln \frac{V_L - V_H}{V_L - V_T} = R_{T_N} \cdot C_{i_1} \cdot \ln 2$$

- Timpul t_3 de la ieşirea V_2 se obţine prin încărcarea capacităţii C_{i_2} prin tranzistoarele T_P:
  - Se face menţiunea că poarta P_2 este un circuit SAU-NU fără tampon, în care tranzistoarele T_P conduc (fig.6):
- R_{T_N} sunt legate în paralel , iar R_{T_P} sunt legate în serie:

$$\Rightarrow \quad t_3 = (R_{T_{1P}} + R_{T_{2P}}) \cdot C_{i_2} \cdot \ln \frac{V_H - V_L}{V_H - V_T} = (R_{T_{1P}} + R_{T_{2P}}) \cdot C_{i_2} \cdot \ln 2$$

- t_5 este timpul de la ieşirea circuitului ŞI-NU cu tampon (ieşirea invertorului final, V_0, care se produce prin descărcarea capacităţii de ieşire C_p prin tranzistorul T_N, (fig.7)):

$$\Rightarrow \quad t_5 = R_{T_N} \cdot C_p \cdot \ln \frac{V_L - V_H}{V_L - V_T} = R_{T_N} \cdot C_p \cdot \ln 2$$

- $\mathbf{t_{pHL}} = t_1 + t_3 + t_5$
  - $t_1 = R_{T_N} \cdot C_{i_1} \cdot \ln 2$
  - $t_3 = 2 \cdot R_{T_P} \cdot C_{i_2} \cdot \ln 2$
  - $t_5 = R_{T_N} \cdot C_p \cdot \ln 2$

    - $t_{pHL} = \ln 2 \cdot (R_{T_N} \cdot C_{i_1} + 2 \cdot R_{T_P} \cdot C_{i_2} + R_{T_N} \cdot C_p)$
    - $t_{pHL} = 0{,}7 \cdot 10^3 \ (5 + 5 \cdot 2 + 50) \cdot 10^{-12}$
    - $t_{pHL} = 46ns$

- $\mathbf{t_{pLH}} = t_2 + t_4 + t_6$

- Timpul t_2 de la ieşirea V_1, rezultă din încărcarea capacităţii C_{i_1}, prin tranzistorul T_P:

  - $t_2 = R_{T_P} \cdot C_{i_1} \cdot \ln \frac{V_H - V_L}{V_H - V_T}$
  - $t_2 = R_{T_P} \cdot C_{i_1} \cdot \ln 2$

- Timpul t_4 de la ieşirea V_2, se obţine prin descărcarea capacităţii C_{i_2} peste tranzistoarele T_N (fig.6), care conduc şi lucrează în paralel:
  - $t_4 = (R_{T_{1N}} \| R_{T_{2N}}) \cdot C_{i_2} \cdot \ln\frac{V_{L-} V_H}{V_L - V_T}$
  - $t_4 = \frac{R_{T_N}}{2} \cdot C_{i_2} \cdot \ln 2$
- În final t_6 este timpul de la ieşirea circuitului ŞI-NU cu tampon (ieşirea invertorului final V_0 , care se produce prin încărcarea capacităţii de ieşire C_p ce se încarcă prin tranzistorul T_P (fig.7):
  - $C_p = 50pF$
  - $t_6 = R_{T_P} \cdot C_p \cdot \ln \frac{V_{H-} V_L}{V_H - V_T} = R_{T_P} \cdot C_p \cdot \ln 2$
- $\mathbf{t_{pLH} = t_2 + t_4 + t_6}$
  - $t_2 = R_{T_P} \cdot C_{i_1} \cdot \ln 2$
  - $t_4 = \frac{R_{T_N}}{2} \cdot C_{i_2} \cdot \ln 2$
  - $t_6 = R_{T_P} \cdot C_p \cdot \ln 2$
    - $t_{pLH} = \ln 2 \cdot (R_{T_P} \cdot C_{i_1} + \frac{R_{T_N}}{2} \cdot C_{i_2} + R_{T_P} \cdot C_p)$
      - $t_{pLH} = 0,7 \cdot 10^3 \ (5 + 2,5 + 50) \cdot 10^{-12}$
      - $t_{pLH} = 40ns$
  - $t_{pd} = \frac{t_{pLH} + t_{pHL}}{2}$
  - $t_{pd} = \frac{40+46}{2}$
  - t_{pd}=43 ns - timpul de propagare mediu pentru poarta CMOS ŞI-NU cu tampon

Comparaţie între poarta CMOS ŞI-NU fără circuite tampon şi CMOS ŞI-NU cu circuite tampon (interfaţă)

Observaţie:

- La prima vedere, circuitul cu tampon pare mai lent, considerat a fi mai ineficient decât cel fără tampon, însă s-a demonstrat contrariul prin exemplul anterior.
- Timp de propagare mediu la poarta ŞI-NU CMOS fără circuite tampon (invertor)
  - t_{pd} = 44 ns
- Timp de propagare mediu la poarta ŞI-NU CMOS cu circuite tampon (invertoare)
  - t_{pd}= 43 ns

Concluzii:

- Poarta ŞI-NU cu tampon este mai performantă decât o poartă fără tampon d.p.d.v. al frecvenţei de lucru;
- Se observă că timpul de propagare la poarta CMOS ŞI-NU cu tampon este mai mic decât la o poartă CMOS fără tampon.
- Mai mult, poarta CMOS ŞI - NU cu tampon are timpii de propagare aproape egali, ceea ce uşurează astfel timpul de proiectare;
- Poarta ŞI-NU cu tampon prezintă un alt avantaj deoarece caracteristica statică de transfer are zona de tranziţie constantă (nemodificată) spre deosebire de poarta ŞI-NU fără tampon (Fig.1).
- Un produs final pleacă doar după testare dintr-un laborator: proiectarea si testarea o fac inginerii, ceea ce înseamnă că este absolut necesar să fie ştiut şi înţeles rolul acestora.

CMOS cu impedanţă ridicată

- Necesitatea realizării unor interconexiuni a două sau mai multe ieşiri impreună apare frecvent în sistemele de calculatoare în care circulaţia informaţiei se face pe magistrale de informaţii.
- În mod similar s-au introdus şi în cadrul familiei CMOS, ca şi în cadrul circuitelor din familia TTL, circuite specializate pentru cazul când acestea trebuie să comande o magistrală, numite Circuite cu impedanţă ridicată.
- Construcţia sistemelor numerice se bazează pe diferite tipuri de magistrale prin intermediul cărora se realizează transferuri de date (informaţii):
    - Magistrala de adrese:
        - Formată dintr-un număr de linii. Pe fiecare linie se regăseşte adresa (A_0, A_1,…ş.a.m.d) → depind de capacitatea de accesare a procesorului:
        - Magistrala de adrese este → Unidirecţională: doar procesorul poate plasa informaţii pe magistrală, urmând ca toate celelelte blocuri să primească informaţii.
    - Magistrală de date:
        - Formată la rândul ei dintr-un număr de linii : (D_0, D_1,…ş.a.m.d) → în funcţie de lungimea cuvântului pot fi de ex: dacă un cuvânt este format din 4 informaţii binare , rezultă 4 linii de date sau pot fi 8 sau 16 linii,etc.
        - Magistrală de date este → Bidirecţională
    - Magistrală de comandă :
        - Unidirecţională : procesorul generează o serie de comenzi pentru diferite blocuri sau circuite din sistemul numeric:
        - Ex: Semnale de tip:
            - $\overline{W}$ (write)
            - $\overline{R}$ (read)
- Din aceste motive la o magistrală este necesar să fie conectate circuite tampon unidirecţionale (fig.16) şi biderecţionale (fig.17), numite circuite cu impedanţă ridicată.

- Magistrală unidirecţională:




Fig.16 Magistrală unidirecţională

- În fig. 16 se imaginează o linie dintr-o magistrală unidirecţională la care se leagă circuite luate aici ca şi exemplu sub forma unor porţi invertoare (P_1, P_2, etc), ce au aplicată la intrare comanda (A, B, etc), fiecare având un semnal de autorizare (control), notat cu C.
- Ca şi specific la astfel de circuite cu impedanţă ridicată este faptul că doar o poartă dintre toate porţile existente (P_1, P_2, etc) este cea care poate plasa informaţii pe magistrală. În cazul în care ar fi active două porţi şi ar transmite simultan informaţii pe magistrală, ar apărea o coliziune de date binare. (ex. Dintre valorile logice "0" şi "1" , nu se va ştii exact ce valoare se fixează pe magistrală).

- Magistrală bidirecţională:




Fig.17 Magistrală bidirecţională

- În cazul magistralelor bidirecţionale, circuitele tampon legate pe magistrală sunt la fel ca şi la magistrala unidirecţională, realizate tot cu circuite cu impedanţă ridicată (Ex: porţi invertoare (P_1, P_2, etc).
- Informaţia A se transmite pe magistrală dacă este activ semnalul de autorizare $\bar{C}$ (în sensul specificat pe fig.17) şi invers, de pe magistrală se transmite mai departe dacă este activat semnalul de control C.
- Practic, în funcţie de cum este activat semnalul de autorizare C, informaţia se deplasează fie într-o direcţie, fie în cealaltă direcţie.
- În continuare se va descrie structura şi funcţionarea unui astfel de circuit CMOS cu impedantă ridicată la ieşire.




Fig.17 Circuit CMOS cu impedanţă ridicată

Funcţionare:

a) Dacă: $V_C=V_H=V_{DD}$

⇨ **T_{1N} - conduce** (leagă practic trazistorul CMOS la masă)

- $V_X=V_L$

⇨ **T_{1P} - conduce** (conectează trazistorul CMOS la sursa de alimentare V_{DD})

a_1) Dacă: $V_A=V_H=V_{DD}$

⇨ **T_{2N} - conduce, T_{2P} - blocat** => **I_{DS} = 0V**

⇨ $\mathbf{V_0}$ → este dată de tranzistoarele ce se află în conducţie

- $V_0 = V_{SS} + I_{DS} \cdot (R_{T_{1N}} + R_{T_{2N}}) \approx \mathbf{0V = V_L}$

  ($R_{T_{1N}} = 0$)

⇨ $\mathbf{V_0 = V_L}$

a_2) Dacă: $\mathbf{V_A = V_L = 0V}$

⇨ **T_{2P} - conduce, T_{2N} - blocat** => **I_{DS} = 0V**

⇨ $\mathbf{V_0}$ → este dată de tranzistoarele ce se află în conducţie

- $V_0 = V_{DD} - I_{DS} \cdot (R_{T_{1P}} + R_{T_{2p}}) = \mathbf{V_{DD}}$

  ($R_{T_{1P}} = 0$)

⇨ $\mathbf{V_0 = V_{DD}}$

b) Dacă: $\mathbf{V_C = V_L = 0V}$

⇨ **T_{1N} – blocat**

- $\mathbf{V_X = V_H}$

⇨ **T_{1P} – blocat** (trazistorul CMOS format din tranzistoarele T_{2N} şi T_{2P} nu este alimentat)

⇨ $\mathbf{V_0}$ → tensiunea de la ieşire are o valoare nedefinită (practic nu există nici un tranzistor în conducţie care să fixeze potenţialul de la ieşire)

⇨ $\mathbf{V_X = V_{nedefinit}}$

⇨ Tranzistoarele T_{2N} şi T_{2P} nefiind alimentate, nu se formează canal de legătură si nu poate fi interpretat din exterior (nu se poate stabili o valoare exactă “0” sau “1”).

⇒ În acest caz este considerat a fi circuit CMOS cu impedanţă ridicată

Tabelul de adevăr – CMOS cu impedanţă ridicată

C	A	F
1	0	1
1	1	0
0	0	X
0	1	X

F = $\bar{A}$, dacă C= "1"

→ Tensiunea de la ieşire este nedefinită

Tabel 2. **Tabelul de adevăr – CMOS cu impedanţă ridicată**

- Aşadar se adresează întrebarea, cine stabileşte practic tensiunea de la ieşire?
- Revenind la fig.16, pe magistrala unidirecţională, o singura poartă este activă, în concluzie acea poartă stabileşte valoarea logică pe magistrală. Poarta activă stabileşte valoarea logică de la ieşirea celorlalte porţi cu impedanţă ridicată neactive.

Concluzii:

- O poartă activă stabileşte în mod practic potenţialul de la ieşirea porţilor inactive, în situaţia când tranzistorul CMOS lucrează pe impedanţă ridicată.
- Într-un sistem numeric este foarte important ca valoarea semnalului de la ieşire să fie bine definită.
- Starea nedefinită este cea mai defavorabilă (periculoasă) într-un sistem numeric.

Recapitulare:

- Familia CMOS are mai multe serii: A şi B, iar în laborator se va lucra cu seria B;
- Orice circuit CMOS prezintă o anumită dificultate, astfel încât proiectanţii au fost nevoiţi să vină în ajutorul utilizatorilor cu diferite soluţii;
- Familia TTL are ca şi indicativ:
  - 7400H; t_{pd}=10ns
  - 7400AS; t_{pd}=1ns
- Familia CMOS are ca şi indicativ:
  - 4000B; t_{pd} = 35 ns (seria standard)
  - 4000HC; t_{pd} = 10ns (serie mai performantă, mai rapidă)
  - 4000AC; t_{pd} = 3ns (seria avansată CMOS)
- Apar totuşi diferenţe în modul de lucru cu CMOS, utilizatorii preferă să lucreze cu TTL (să proiecteze, să facă teste, deoarece se distrug mai greu), urmând ca apoi să le înlocuiască cu CMOS (fiind mai ieftine).
- Circuitele TTL au modul de prezentare (I,I,O), adică (intrare, intrare, ieşire), însă la CMOS este diferit (I,I,O – O, I, I) , astfel încât acestea nu se pot înlocui având dispoziţia pinilor diferită aşa ca şi în fig.9;




Fig.9 Schemă Circuit TTL-7400 şi CMOS

- Pentru a rezolva astfel de probleme, a apărut ideea de a face pinii compatibili. În cataloagele de specialitate se vor regăsi serii de tipul 74C400 (C de la CMOS şi este compatibil cu circuitul 400 de la TTL)
    - Apar astfel seriile următoare:
    - Seria 74HC400 (CMOS rapidă)
    - Seria 74 AC400 (CMOS avansată)
    - *Ca şi observaţie*, atunci când se întâlneşte la o serie de circuite integrate notaţia în catalog cu litera C, se referă la CMOS compatibil cu TTL (familia TTL 400 este compatibilă cu seria C400)
- O altă diferenţă ce duce la incompatibilitatea circuitelor CMOS şi TTL este determinată de tensiunile de alimentare:
    - La TTL: $V_{CC} = 5$ V
    - La circuitele CMOS , tensiunea de alimentare $V_{DD} = 3 \div 18$V, iar pentru a nu apărea probleme la alimentare, au mai apărut şi următoarele serii denumite astfel:
        - Seria 74CT400 de tip CMOS, compatibilă cu pinii circuitului TTL, dar care este compatibilă şi cu tensiunea de alimentare. Această serie practic, nu poate fi alimentată decât cu 5 V.
        - Seria 74HCT400 de tip CMOS rapidă, compatibilă cu pinii unui circuit TTL, dar şi cu tensiunile de alimentare identice a ale unui circuit TTL, adică 5V;
        - De asemenea a urmat şi Seria 74ACT400 de tip avansat CMOS, compatibilă cu pinii unui circuit TTL, dar şi cu tensiunile de alimentare identice cu ale unui circuit TTL (5V);
    - Ca şi observaţie, atunci când se întâlneşte la o serie de circuite integrate notaţia în catalog fără litera T, înseamnă că acele circuite sunt compatibile cu circuitele TTL d.p.d.v. al pinilor, iar când notaţia cuprinde litera T, este bine de ştiut că acele circuite sunt compatibile şi cu pinii şi cu tensiunile.
- Este de remarcat faptul că familia de circuite integrate TTL prezintă mult mai multă flexibilitate în utilizare.

Condiţii de funcţionare - interconectare circuite integrate

- În situaţiile în care se doreşte să se conecteze două circuite din aceeaşi familie sau din familii diferite, trebuie avut în vedere să fie respectate anumite condiţii de lucru astfel încât să fie posibilă funcţionarea corectă a acestora.
- Se vor analiza în continuare care sunt elementele ce definesc fiecare familie de circuite integrate, respectiv care sunt elementele ce definesc familiile din serii diferite:

1. Dacă se interconectează circuite ce fac parte din aceeaşi familie trebuie îndeplinite două condiţii esenţiale:

a) $V_{OH_{min}} \geq V_{IH_{min}}$

b) $V_{OL_{max}} \leq V_{IL_{max}}$ ⟹ **Condiţii de tensiune ce se îndeplinesc automat pentru circuitele integrate din aceeaşi familie**

2. Dacă se interconectează circuite ce fac parte din aceeaşi familie, dar din serii diferite trebuie îndeplinite patru condiţii esenţiale:
   Condiţiile **a)** şi **b)** sunt îndeplinite automat, însă în plus se impun şi condiţii pentru curent, ce trebuie verificate:

c) $\mathbf{I_{OH} \geq \sum_{i=1}^{n} I_{IH}}$

d) $\mathbf{I_{OL} \geq \sum_{i=1}^{n} I_{IL}}$ ⟹ **Condiţii de curent**

3. Dacă se interconectează circuite ce fac parte din familii diferite, trebuie verificate să fie îndeplinite toate cele 4 condiţii pentru o funcţionare corectă.

Interfaţa TTL – CMOS

Destul de frecvent apare necesitatea de a conecta o poartă TTL cu CMOS şi invers, iar aceste conexiuni se fac de obicei în condiţii extreme.

Pentru a conecta două familii TTL – CMOS se verifică dacă sunt îndeplinite cele 4 condiţii amintite mai sus. Se va face în continuare o scurtă analiză a acestor situaţii. Aşasar, atunci când un circuit TTL trebuie să comande un CMOS, în mod identic se vor afişa valorile de la intrare şi de la ieşire, ilustrate în fig.9:




Fig.10 Nivele intrare/ieşire poartă TTL / CMOS

Întrebare: Poate comanda un circuit TTL un circuit CMOS?

Răspuns: Pentru a avea un răspuns se verifică dacă sunt îndeplinite condiţiile de funcţionare:

Condiţii:

a) $V_{0H\,min}\,(TTL) = 2{,}4\,V \geq V_{IH\,min}\,(CMOS) = 3{,}2\,V$? **NU** (condiţie neîndeplinită)
b) $V_{OL\,max}(TTL) = 0{,}4\,V \leq V_{IL\,max}\,(CMOS) = 1{,}6\,V$? **DA**
c) $I_{OH}\,(TTL) = -0{,}8\,mA$; $I_{IH}\,(CMOS) = 0{,}1\mu A$:
   - $I_{OH}\,(TTL) \geq$; $\sum_{i=1}^{n} I_{IH}\,(CMOS)$? **DA**
d) $I_{OL}\,(TTL) = 16\,mA$; $I_{IL}\,(CMOS) = -0{,}1\mu A$
   - $I_{OL}\,(TTL) \geq \sum_{i=1}^{n} I_{IL}\,(CMOS)$? **DA**

Observaţie:

- Singura condiţie neîndeplinită este în cazul a)

Concluzie:

✓ **O poartă normală TTL nu poate comanda o poartă normală CMOS**

Astfel că se adoptă în continuare următoarele soluţii:

Soluţia 1:

Se înlocuieşte poarta normală TTL cu o poartă *TLL cu colector în gol.* La poarta TTL cu colector în gol, V_{0H} = 5V => este îndeplinită şi condiţia a).




Fig.11 TTL cu colector în gol

Soluţia 2: *TLL standard - se plasează o rezistenţă la* V_{CC}




Fig.12 TTL standard cu plasare rezistenţă pe ieşire

✓ Rezistența R generează ridicarea nivelului de tensiune spre 5 V:
  - cu cât este mai mică această rezistenţă, cu atât tensiunea se îndreaptă spre valoarea de 5 V.
  - Se recomandă ca rezistenţa R = 1KΩ

Concluzie:

- ✓ Pentru ca o poartă normală TTL să poată comanda o poartă normală CMOS , în principiu trebuie plasată o rezistenţă pe magistrală sau în punctul de interfaţă sau se înlocuieşte cu o poartă TTL cu colector în gol.

Interfaţa CMOS – TTL

Întrebare: Poate comanda un circuit CMOS un circuit TTL?

Răspuns: Pentru a avea un răspuns se verifică şi de această dată, dacă sunt îndeplinite condiţiile de funcţionare:




Fig.4 Nivele intrare/ieşire poartă CMOS / TTL

Condiţii:

a) $V_{OH\,min}\,(CMOS) = 5\,V \geq V_{IH\,min}\,(TTL) = 2{,}4\,V$? **DA**

b) $V_{0L\,max}(CMOS) = 0\,V \leq V_{IL\,max}\,(TTL) = 0{,}8\,V$? **DA**

c) $I_{OH}\,(CMOS) = -\,0{,}5\,mA$; $I_{IH}\,(TTL) = 40\,\mu A$

- ➢ $I_{OH}\,(CMOS) \geq \sum_{i=1}^{n} I_{IH}\,(TTL)$? **DA**

d) $I_{OL}\,(CMOS) = 0{,}5\,mA$; $I_{IL}\,(TTL) =$ -1,6mA

- $I_{OL}\ (CMOS)\ \geq\ \sum_{i=1}^{n} I_{IL}\ (TTL)$? **NU**

Observaţie:

- Singura condiţie neîndeplinită este în cazul d)

Concluzie:

✓ **O poartă normală CMOS nu poate comanda o poartă normală TTL**

Soluţia 1:

- *Se utilizează circuite din seria HCMOS (rapidă),* ce furnizează la ieşire un curent **:**
  - I_O = 5mA
- I_{OH} = 5 mA, I_{OL}= 5 mA
  - ✓ O poartă CMOS poate comanda una sau mai multe porți din cadrul familiei TTL

Soluţia 2:

- *Se utilizează circuite din seria seria ACMOS (avansată),* ce furnizează la ieşire un curent**:**
  - I_O = 24 mA
- I_{OH} = 24 mA, I_{OL}= 24 mA
  - ✓ O poartă CMOS poate comanda una sau mai multe porți din cadrul familiei TTL

Observaţie:

- Trebuie alese seriile CMOS/ seria TTL cu un curent mic, pentru a putea comanda cu un circuit CMOS, un circuit TTL.

Interfața TTL – CMOS - TTL

Concluzii:

- Pentru ca TTL să poată comanda CMOS

- ✓ Pe ieşirea porţii TTL se plasează o rezistenţă şi se leagă la V_{CC} sau se înlocuieşte poarta TTL standard cu o poartă TTL cu colector în gol.

- Pentru ca CMOS să poată comanda TTL
  - ✓ Se alege seria TTL ce necesită la intrare curentul cel mai mic.
  - ✓ Se utilizează porţi CMOS din seria HCMOS sau ACMOS, serii care asigură un curent mare de ieşire pentru circuitele CMOS.

Circuit Basculant Astabil (CBA) cu porţi CMOS

Circuitele basculante astabile (CBA) sunt generatoare de semnale de durată bine stabilită. Fără acestea un calculator la ora actuală este imposibil de proiectat. Nu necesită nici o comandă pentru că ele trec de o stare la alta, de la un nivel logic la altul (din "1" logic în "0" logic şi invers) printr-un circuit de temporizare care generează acest proces de comutare în mod automat.

La ora actuală majoritatea sistemelor numerice lucrează în mod sincron, deoarece există o multitudine de semnale de comandă. Practic, utilizatorii comandă circuitele, şi nu invers.

a) Circuit basculant astabil cu porţi CMOS




Fig.1 CBA cu porţi CMOS

- Atunci când sunt puse sub tensiune porţile, starea logică de la ieşirile V_1 şi V_2 este necunoscută, aceasta depinde de situaţia existentă la momentul respectiv (temperatură, tensiune, etc).
- Circuitul CBA din fig.1 are stare iniţială nedefinită (la momentul 0, CBA poate să pornească de la "1" logic: $V_H = V_{DD}$ sau de la "0" logic $V_L = 0V$). Se reaminteşte faptul că un astfel de CBA în momentul în care este pus sub tensiune, începe să oscileze funcţie de constanta de timp RC.
- Pentru o mai bună înţelegere se va urmări funcţionarea CBA conform cu diagramele de timp dezvoltate în fig.2.




Fig.2 CBA cu porţi CMOS cu protecţie diode şi diagrame de timp

- Se consideră în continuare situaţia următoare:
  - ⇨ Se presupune că în urma punerii sub tensiune a circuitului, poarta P_1 trece pe nivel logic superior (se fixează în "1" logic → $V_H = V_{DD}$)
    - Dacă: $V_1=V_H$ => $V_2=V_L=0$
  - Aşadar, la ieşirea V_2 se fixează "0" logic => la ieşirea porţii P_2 se fixează nivel logic inferior $V_L = 0V$.
- La funcţionarea unui CBA trebuie explicat de aşa manieră încât să se revină tot timpul în locul de unde s-a plecat, astfel încât să se inchidă bucla de reacţie.
- Saltul negativ de la ieşirea porţii P_2 se transmite prin capacitate în punctul X (V_X), care este intrarea porţii P_1.
  - Prima data se fixează tensiunea de prag V_T (Reprezentare V_X fig.2.b).

Se reaminteşte faptul că la orice circuit logic CMOS există la intrare dispuse circuite de protecţie formate din diode (Ex. în fig.2.a):

- Dioda D_1 conectată la V_{DD} şi dioda D_2 conectată la punctul de referinţă V_{SS} (masa).
  - ⇨ Tensiunea de la intrare V_i nu depăşeşte valoarea V_{DD} (în situaţiile în care capacitatea de la intrare s-a încărcat) şi nu coboară sub 0V.
  - ⇨ Din acest motiv, saltul de la ieşirea porţii P_2, care este de valoarea tensiunii V_{DD} (Reprezentare V_2 fig.2.b), ce se transmite prin capacitate în punctul X (V_X), este practic limitat la 0V (Reprezentare V_X fig.2.b).

- Deoarece tensiunea din punctul X (V_X) este limitată la 0V, tensiunea din punctul V_1 este la nivel logic superior (V_{DD}) => datorită diferenței de potențial:
  - ⇨ Apare un proces de încărcare a capacităţii pe calea 1 reprezentată în fig 2.a, de la V_{DD} prin rezistenţa R, prin capacitatea C şi masa porţii P_2 (V_{SS}), astfel încât tensiunea din punctul X (V_X) tinde să crească exponenţial spre V_{DD}. (Reprezentare V_X fig.2.b).
  - ⇨ În momentul t_1, când se atinge tensiunea de prag V_T => poarta P_1 comută, antrenând astfel și comutarea porţii P_2 => generează un salt pozitiv (de la 0V la V_{DD}) prin capacitate în punctul X (V_X) (Reprezentare V_X fig.2.b).
- Dacă V_X tinde spre V_{DD} => se deschide dioda de limitare D_1=> tensiunea din punctul t_1 nu poate fi mai mare decât V_{DD} (limitată la V_{DD}) => se închide un curent de sens contrar prin ieşirea porţii P_2 şi ieşirea porţii P_1.
  - ⇨ Datorită faptului că în V_1 este stabilit "0" logic (0V), în V_X este stabilit "1" logic (V_{DD}) => apare un proces de încărcare a capacităţii C în sens invers, pe calea 2 reprezentată în fig 2.a, şi anume: de la V_{DD} prin poarta P_2 , capacitatea C, rezistenţa R spre masa (0V) a porţii P_1, astfel încât tensiunea din punctul X (V_X) tinde să scadă exponenţial spre 0V. (Reprezentare V_X fig.2.b).
  - ⇨ În momentul t_2, când se atinge tensiunea de prag V_T => poarta P_1 comută => antrenează astfel și comutarea porţii P_2 => generează un salt negativ de la V_{DD} la masa (0V) ce se transmite prin capacitate în punctul X (Reprezentare V_X fig.2.b), dar acest salt nu poate depăşi valoarea de 0V.
  - o În continuare procesul de comutare se repetă şi urmează practic acelaşi procedeu:
  - o Tensiunea din punctul X (V_X) tinde să crească spre V_{DD}, la momentul t_3 se atinge tensiunea de prag V_t la intrarea porţii P_1, ceea ce determină ca poarta P_1 să

comute => antrenează astfel şi comutarea porţii P_2 => generează un salt pozitiv ce se transmite prin capacitatea C în punctul X (V_X), dar care nu este mai mare decât V_{DD}, în continuare se repetă procesul descris mai sus.

- Cele două perioade de timp (T_1 şi T_2) rezultate în urma descrierii funcţionării circuitului CBA realizat cu porţi CMOS sunt specificate în fig. 2.b şi se calculează în modul următor:
- $T_1 \rightarrow$ determinat de creştetea tensiunii din punctul X (V_X) spre V_{DD}, prin rezistenţa R şi capacitatea C :
  - $T_1 = R \cdot C \cdot \ln \frac{V_{DD}-0}{V_{DD}-V_T}$
    - ⇨ $T_1 = R \cdot C \cdot \ln \frac{V_{DD}}{V_{DD}-V_T}$
- $T_2 \rightarrow$ determinat de scăderea tensiunii din punctul X (V_X) spre V_L =0V, prin rezistenţa R şi capacitatea C :
  - $T_2 = R \cdot C \cdot \ln \frac{V_L-V_{DD}}{V_L-V_T}$
    - ⇨ $T_2 = R \cdot C \cdot \ln \frac{0-V_{DD}}{0-V_T}$
    - ⇨ $T_2 = R \cdot C \cdot \ln \frac{V_{DD}}{V_T}$
- Se menţionează faptul că, la circuitele CMOS:
  - V_H=V_{DD}
  - V_L=0V
    - ⇨ $T_1 = R \cdot C \cdot \ln \frac{V_{DD}}{V_{DD}-V_T}$
    - ⇨ $T_2 = R \cdot C \cdot \ln \frac{V_{DD}}{V_T}$

Se observă că perioadele se modifică semnificativ în funcţie de valoarea tensiunii de prag V_T şi diferă practic de la o tensiune V_T la alta.

- Se reaminteşte faptul că :
  - ⇨ $\frac{1}{3} V_{DD} \leq V_T \leq \frac{2}{3} V_{DD}$
  - ⇨ Dacă se consideră o valoare medie: $V_T = \frac{V_{DD}}{2}$, se ia în calcul în continuare următorul exemplu numeric:

Exemplu numeric:

a) $V_T = \frac{1}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln \frac{V_{DD}}{V_{DD} - V_T}$

  ⇨ $T_1 = R \cdot C \cdot \ln \frac{3}{2}$

- $T_2 = R \cdot C \cdot \ln \frac{V_{DD}}{V_T}$

  ⇨ $T_2 = R \cdot C \cdot \ln 3$

b) $V_T = \frac{1}{2} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 2$
- $T_2 = R \cdot C \cdot \ln 2$

c) $V_T = \frac{2}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 3$
- $T_2 = R \cdot C \cdot \ln \frac{3}{2}$

⇨ T_1 are 3 valori:

- $T_1 = R \cdot C \cdot \ln \frac{3}{2} = R \cdot C \cdot 0{,}4$
- $T_1 = R \cdot C \cdot \ln 2 = R \cdot C \cdot 0{,}7$
- $T_1 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$

⇨ Se poate observa că apar diferenţe mari între perioade.

Pentru a înlătura o astfel de problemă se propune plasarea unei rezistenţe care să nu influenţeze asupra perioadei de repetiţie (a fecvenţei), ci doar să asigure egalizarea celor două perioade de timp T_1 şi T_2, indiferent de valoarea tensiunii de prag V_T.
Rezultă astfel ca şi soluţie utilizarea circuitului CBA-CMOS-compensat prezentat în cele ce urmează.

b) CBA-CMOS-compensat

Se face precizarea că rezistenţa introdusă îndeplineşte relaţia:

- $R_1 >> R$




Fig.3 CBA cu CMOS- compensat – diagrame de timp

Funcţionare:

- Se fixează prima data tensiunea de prag V_T la V_Y ce reprezintă intrarea porţii P_1 (Reprezentare V_Y fig.3) şi în mod asemănător se stabileşte tensiunea de prag V_T şi pentru V_X (Reprezentare V_X fig.3).
- Circuitul CBA fiind cu stare iniţială nedefinită, se ia de astă dată pentru analizarea funcţionării situaţia inversă, în care la punerea sub tensiunea circuitului, poarta P_1 trece pe "0" logic (V_L).
- Dacă în V_1 este stabilit "0" logic:
  - ⇨ În punctul V_2 se va stabili "1" logic (V_H).
  - ⇨ Saltul care este V_{DD} de la V_L la V_H se transmite prin capacitate în punctul X (V_X).

- De astă dată , punctul X (V_X) nu este intrare de poartă CMOS:
  - Saltul se transmite în punctul X (V_X) cu toată amplitudinea (V_{DD}) , astfel încât:
    - saltul va fi → (V_{DD} + V_T).

- Deoarece curentul de la intrarea porţii P_1 este 0 (nesemnificativ):
  - ⇨ Şi în punctul Y (V_Y) apare un salt, însă punctul Y (V_Y) este intrare de poartă CMOS:
  - ⇨ Saltul este limitat la tensiunea V_{DD}.
- Tensiunea din punctul X (V_X) tinde spre valoarea tensiunii V_1, care este 0V:
  - ⇨ Tensiunea din punctul X (V_X) tinde să scadă exponenţial spre 0V (Reprezentare V_X fig.3), însă atât timp cât este mai mare decât V_{DD} :
  - ⇨ În punctul Y nu apare nici o modificare şi abia la momentul t_1, tensiunea din punctul Y (V_Y) urmărește tensiunea din punctul X (V_X) , astfel că amândouă ating la momentul t_2 tensiunea de prag V_T :
  - ⇨ Poarta P_1 comută pe nivel logic superior
  - ⇨ Antrenează comutarea porţii P_2.
  - ⇨ Saltul negativ de la V_{DD} se transmite prin capacitate în punctul X (V_X), care nu este intrare de poartă CMOS
  - ⇨ Saltul este de V_{DD}.
- Deoarece rezistenţa este foarte mare:
  - ⇨ şi în punctul Y (V_Y) se transmite un salt, dar care nu poate fi mai mic (negativ) de 0V.
- În continuare urmează un proces invers , în care tensiunea din punctul X (V_X), tinde spre valoarea lui V_1, adică tinde spre V_{DD}. Atât timp, cât tensiunea din X (V_X) este mai mica decât 0V:
  - ⇨ Tensiunea din punctul Y (V_Y) nu se modifică (până la momentul t_3).
  - ⇨ Abia din momentul t_3, tensiunea începe să urmărească variaţia din punctul X (V_X).
- La momentul t_4, poarta P_1 comută:
  - ⇨ Antrenează comutarea porţii P_2.

- ⇨ Saltul pozitiv spre V_{DD} se transmite prin capacitate în punctul X (V_X), care nefiind intrare de circuit CMOS, saltul este de amplitudine V_{DD}.
- ⇨ Acelaşi salt tinde să se transmită şi în punctul Y (V_Y), însă punctul Y (V_Y) este practic intrare de circuit CMOS:
- ⇨ Tensiunea din punctul Y(V_Y) nu poate să depăşească V_{DD}.

- În continuare, tensiunea din punctul X (V_X) tinde spre valoarea tensiunii din punctul V_1 , aşadar tinde să revină spre 0V, iar atât timp cât tensiunea din punctul X (V_X) este mai mare decât V_{DD}:
  - ⇨ Tensiunea din punctul Y (V_Y) nu se modifică (până la momentul t_5).
  - ⇨ Abia din momentul t_5, tensiunea începe să urmărească variaţia din punctul X (V_X), atingând simultan la momentul t_6, tensiunea de prag V_T.
- După toţi aceşti paşi, apare o nouă comutare şi procesul se repetă.

- Cele două perioade de timp rezultate în urma descrierii funcţionării circuitului CBA realizat cu CMOS compensat sunt specificate în fig. 3 şi se calculează în funcţie de variaţia tensiunii din punctul X (V_X) în modul următor:
  - $T_1 = R \cdot C \cdot \ln \frac{0-(V_{DD}+V_T)}{0-V_T}$
    - ⇨ $T_1 = R \cdot C \cdot \ln \frac{V_{DD}+V_T}{V_T}$
  - $T_2 = R \cdot C \cdot \ln \frac{V_{DD}-(V_T-V_{DD})}{V_{DD}-V_T}$
    - ⇨ $T_2 = R \cdot C \cdot \ln \frac{2 \cdot V_{DD}}{V_{DD}-V_T}$
- $T=T_1+T_2$

Avantaje CBA- CMOS compensat:

- Se poate observa că diferenţele dintre T_1 şi T_2 sunt mai mici, indiferent de variaţia tensiunii de prag.

Exemplu numeric:

a) $V_T = \frac{1}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 4$
- $T_2 = R \cdot C \cdot \ln \frac{5}{2}$

  ⇨ $T_2 = R \cdot C \cdot 0{,}92$

b) $V_T = \frac{1}{2} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$
- $T_2 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$

c) $V_T = \frac{2}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln \frac{5}{2} = R \cdot C \cdot 0{,}92$
- $T_2 = R \cdot C \cdot \ln 4 = R \cdot C \cdot 1{,}1$

⇨ T_1 are 3 valori:

- $T_1 = R \cdot C \cdot \ln \frac{5}{2} = R \cdot C \cdot 0{,}92$
- $T_1 = R \cdot C \cdot \ln 4 = R \cdot C \cdot 1{,}4$
- $T_1 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$

⇨ Se poate observa că apar diferenţe mult mai mici între perioade => introducerea rezistenţei R_1 face ca variaţia perioadelor de timp să se încadreze într-o limită mai redusă.

Familia de circuite integrate BI - CMOS

În cursurile anterioare au fost prezentate două familii de circuite integrate:

1. Familia de circuite integrate TTL realizată în tehnologie bipolară, fiind una din cele mai utilizate familii.

2. Familia de circuite integrate CMOS realizată cu tranzistoare unipolare, fiind şi ea una dintre cele mai utilizate familii.

În continuare se va prezenta o familie de circuite ingrate mixtă, numită BI-CMOS, ce este formată din circuite ce au în structura lor atât tranzistoare unipolare, cât şi tranzistoare bipolare.

Avantaje:

- Principalul avantaj al acestei familiei îl constituie faptul că prezintă avantajele celor două familii încorporate:
  - Familia de circuite integrate CMOS → avantaje:
    - Grad ridicat de integrare
    - Consum relativ redus
  - Familia de circuite integrate TTL → avantaje:
    - Timpi de propagare mici
    - Frecvenţe de lucru foarte mari

Dezavantaje:

- Fiind o tehnologie mixtă, tehnologia prezintă mai multe etape de fabricaţie, decât ar avea fiecare tehnologie în parte;
- Familiile de circuite integrate BI-CMOS sunt mai scumpe :
  - După fiecare etapă, poate apărea un anumit grad de rebut, datorită tehnologiei de fabricaţie, fapt ce implică şi costuri suplimentare

Datorită în primul rând a avantajelor ce le prezintă, şi familia de circuite integrate BI-CMOS este una din familiile utilizate frecvent la ora actuală.

- Familia de circuite integrate BI-CMOS este formată din două părţi distincte:
  - Partea de intrare este de tip CMOS:
    - ⇨ Curentul de intrare este extrem de mic → Factor de încărcare mare
    - ⇨ Consum relativ mic (fiind circuit CMOS)
  - Partea de ieşire este realizată în tehnologie bipolară:
    - ⇨ Circuitul de ieşire este format din două tranzistoare ce lucrează în contratimp (când unul este în conducţie, celălalt este blocat şi invers);
    - ⇨ Pe circuitul de ieşire nu apare consum, în special când se află în regim static sau lucrează la frecvenţe mici (fiind în permanenţă un tranzistor blocat).
    - ⇨ Pe de altă parte apare avantajul că, fiind tot timpul un tranzistor în conducţie, timpul de încărcare şi descărcare a capacităţilor parazite este relativ mic => timpi de propagare mici.

Poarta ŞI - NU - BI - CMOS

În fig.1 va fi analizată funcţionarea porţii ŞI-NU - BI-CMOS:

- Circuitul de intrare este realizat în mod similar cu o poartă ŞI- NU - CMOS:
  - Un tranzistor NMOS este conectat cu un tranzistor de tip PMOS:
    - ⇨ Tranzistorul $\mathbf{T_{1N}}$ - **NMOS** este conectat cu $\mathbf{T_{1P}}$ - **PMOS**
    - ⇨ Tranzistorul $\mathbf{T_{2N}}$ - **NMOS** este conectat cu $\mathbf{T_{2P}}$ - **PMOS**
  - Tranzistorul $\mathbf{T_{1P}}$ - este conectat în paralel cu $\mathbf{T_{2P}}$ - de tip PMOS
  - Tranzistorul $\mathbf{T_{1N}}$ - **NMOS** este conectat în serie cu $\mathbf{T_{1N}}$ - de tip NMOS
- Circuitul de ieşire este format din două tranzistoare bipolare notate cu $\mathbf{T_1}$ şi $\mathbf{T_2}$, ce lucrează în contratimp.
- Există o legătură formată din trei tranzistoare de tip NMOS, notate cu $\mathbf{T_{3N}}$, $\mathbf{T_{4N}}$ (ce trebuie comandat de la intrare, aşa ca şi în fig 1) şi $\mathbf{T_{5N}}$ între circuitul de ieşire şi cel de intrare.
- Se notează cu $\mathbf{V_X}$ şi $\mathbf{V_Y}$ punctele de tensiune intermediare, ce comandă cele două tranzistoare bipolare $\mathbf{T_1}$ şi $\mathbf{T_2}$.




Fig.1 Circuit integrat BI – CMOS realizat cu o poartă ŞI-NU-CMOS

Funcţionare:

a) Dacă: $V_A = V_B = V_H = V_{DD}$

⇨ T_{1N} ,T_{2N} - **conduc**

⇨ T_{1P} , T_{2P} - **blocate** => $I_{DS} = 0V$

⇨ V_X → este dată de tranzistoarele NMOS, ce se află în conducţie

⇨ $V_X = 0V = V_L$

⇨ T_{5N} → **blocat**

⇨ T_1 → **blocat** (1)

Pe de altă parte: T_{3N} ,T_{4N} - **conduc** (au în Grila lor nivel logic superior, V_H)

⇨ V_Y → este dată de tranzistoarele NMOS, ce se află în conducţie

⇨ $V_Y = V_{DD}$

⇨ T_2 → **conduce** (2)

⇨ Din (1) şi (2) => $V_0 \cong 0V = V_L$

b) Dacă: $\mathbf{V_A = V_B = V_L = 0V}$

⇨ $\mathbf{T_{1N}}$,$\mathbf{T_{2N}}$ **– blocate**

⇨ $\mathbf{T_{1P}}$, $\mathbf{T_{2P}}$ **– conduc**

⇨ $\mathbf{V_X}$ → este dată de tranzistoarele PMOS ce se află în conducţie

⇨ $\mathbf{V_X = V_{DD} = V_H}$

⇨ $\mathbf{T_1}$ → **conducţie** (are potenţial ridicat în bază) (3)

⇨ $\mathbf{T_{5N}}$ → **conduce**

⇨ $\mathbf{V_Y = 0V}$ => $\mathbf{T_2}$ → **blocat** (4)

⇨ $\mathbf{T_{3N}}$,$\mathbf{T_{4N}}$ **– blocate** (nivel logic inferior la intrare) ≅

⇨ Din (3) şi (4) => $\mathbf{V_0 \cong V_{DD} = V_H}$

c) Dacă la o intrare se aplică nivel logic superior → V_H, iar cealaltă intrare se află pe nivel logic inferior → V_L :

- $\mathbf{V_A = V_H}$ **şi** $\mathbf{V_B = V_L}$

⇨ $\mathbf{T_{1N}}$ **- conduce,** $\mathbf{T_{2P}}$ **- conduce**

⇨ $\mathbf{T_{2N}}$ **- blocat ;** $\mathbf{T_{1P}}$ **- blocat**

- Deoarece tranzistoarele NMOS sunt legate în serie, iar dacă unul dintre ele este blocat, în mod automat îl blochează şi pe celălalt:

⇨ $\mathbf{V_X}$→ este dată de tranzistorul T_{2P} ce se află în conducţie:

⇨ $\mathbf{V_X = V_{DD}}$

⇨ $\mathbf{T_1}$ **- conduce** (5)

⇨ $\mathbf{T_{5N}}$ **- conduce**

⇨ $\mathbf{V_Y = 0V}$ => $\mathbf{T_2}$ → **blocat** (6)

- Pe de altă parte:
  - $\mathbf{T_{3N}}$ **– blocat** => $\mathbf{T_{4N}}$ → **blocat**

⇨ Din (5) şi (6) => $\mathbf{V_0 \cong V_{DD} = V_H}$

d) Dacă la o intrare se aplică nivel logic inferior→ V_L, iar cealaltă intrare se află pe nivel logic superior → V_H :

- **$V_A = V_L$ şi $V_B = V_H$**

  ⇨ **T_{2N} - conduce, T_{2P} - blocat**

  ⇨ **T_{1N} - blocat ; T_{1P} - conduce**

- De asemenea, se observă că tranzistoarele NMOS sunt legate în serie, iar dacă unul dintre ele este blocat, în mod automat îl blochează şi pe celălalt:

  ⇨ **V_X**→ este dată de tranzistorul T_{1P} ce se află în conducţie:

  ⇨ **$V_X = V_{DD}$**

  ⇨ **T_1 - conduce** (7)

  ⇨ **T_{5N} - conduce**

  ⇨ **$V_Y = 0V$** => **T_2 → blocat** (8)

- Pe de altă parte:
  - **T_{3N} – blocat** => **T_{4N} → conduce**

  ⇨ Din (7) şi (8) =>**V_0**→ este dată de tranzistorul T_1 ce se află în conducţie:

  ⇨ **$V_0 \cong V_{DD} = V_H$**

Tabelul de adevăr – Poarta ŞI – NU – BI – CMOS

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

$$F = \overline{A \cdot B}$$

Tabel 1. **Tabelul de adevăr – Poarta ŞI–NU–BI–CMOS**

Aşadar, se poate constata că circuitul integrat BI-CMOS este realizat practic dintr-o poartă ŞI-NU-CMOS, o ieşire de tip bipolar formată din două tranzistoare ce lucrează în contratimp , iar legătura dintre ele este realizată cu tranzistoare de tip NMOS.

Poarta SAU - NU - BI - CMOS

În fig.2 va fi analizată funcţionarea porţii SAU - NU - BI-CMOS:

- Circuitul de intrare este realizat în mod similar cu o poartă SAU - NU - CMOS:
  - Un tranzistor NMOS este conectat cu un tranzistor de tip PMOS:
    - ⇨ Tranzistorul $\mathbf{T_{1N}}$ - **NMOS** este conectat cu $\mathbf{T_{1P}}$ - **PMOS**
    - ⇨ Tranzistorul $\mathbf{T_{2N}}$ - **NMOS** este conectat cu $\mathbf{T_{2P}}$ - **PMOS**
  - Tranzistorul $\mathbf{T_{1P}}$ - este conectat în serie cu $\mathbf{T_{2P}}$ - de tip PMOS
  - Tranzistorul $\mathbf{T_{1N}}$ - **NMOS** este conectat în paralel cu $\mathbf{T_{1N}}$ - de tip NMOS
- Circuitul de ieşire de la poarta SAU-NU-CMOS este legat în baza unui tranzistor bipolar, notat cu $\mathbf{T_1}$.
- Există o legătură de conexiune formată din 2 tranzistoare de tip NMOS, conectate în paralel , notate cu $\mathbf{T_{3N}}$, $\mathbf{T_{4N}}$, după care se leagă separat încă un tranzistor $\mathbf{T_{5N}}$ de tip NMOS.
  - Pe ieşirea celor 3 tranzistoare de legătură se comandă un alt tranzistor bipolar, notat $\mathbf{T_2}$, cu emitorul la masă şi conectat în contratimp cu tranzistorul $\mathbf{T_1}$.
  - Fiecare tranzistor conectat în paralel, trebuie comandat de la intrare, aşa ca şi în fig 2.
  - Se notează cu $\mathbf{V_X}$ şi $\mathbf{V_Y}$ punctele de tensiune intermediare, ce comandă cele două tranzistoare bipolare $\mathbf{T_1}$ şi $\mathbf{T_2}$.




Fig.2 Circuit integrat BI – CMOS realizat cu o poartă SAU-NU-CMOS

Funcționare:

a) Dacă: $V_A = V_B = V_H = V_{DD}$

⇨ T_{1N} ,T_{2N} - **conduc**

⇨ T_{1P} , T_{2P} - **blocate**

⇨ V_X → este dată de tranzistoarele NMOS, ce se află în conducţie

⇨ $V_X = 0V = V_L$

⇨ T_{5N} → **blocat**

⇨ T_1 → **blocat** (9)

- Pe de altă parte:
  - T_{3N} ,T_{4N} - **conduc** (au în Grila lor nivel logic superior, V_H)

⇨ V_Y → este dată de tranzistoarele NMOS, ce se află în conducţie

⇨ $V_Y = V_{DD}$

⇨ T_2 → **conduce** (10)

⇨ Din (9) şi (10) => $V_0 \cong 0V = V_L$

⇨

b) Dacă: $\mathbf{V_A = V_B = V_L = 0V}$

⇨ $\mathbf{T_{1N}}$,$\mathbf{T_{2N}}$ – **blocate**

⇨ $\mathbf{T_{1P}}$, $\mathbf{T_{2P}}$ – **conduc**

⇨ $\mathbf{V_X}$ → este dată de tranzistoarele PMOS ce se află în conducţie

⇨ $\mathbf{V_X = V_{DD} = V_H}$

⇨ $\mathbf{T_1}$ →**conducţie** (are potenţial ridicat în bază) (11)

⇨ $\mathbf{T_{5N}}$ → **conduce**

⇨ $\mathbf{V_Y = 0V}$ => $\mathbf{T_2}$ → **blocat** (12)

- Pe de altă parte:
  - $\mathbf{T_{3N}}$,$\mathbf{T_{4N}}$ – **blocate** (nivel logic inferior la intrare)

⇨ Din (11) şi (12) => $\mathbf{V_0 \cong V_{DD} = V_H}$

c) Dacă la o intrare se aplică nivel logic superior → V_H, iar cealaltă intrare se află pe nivel logic inferior → V_L :

- $\mathbf{V_A = V_H}$ **şi** $\mathbf{V_B = V_L}$

⇨ $\mathbf{T_{1N}}$ **- conduce,** $\mathbf{T_{1P}}$ **- blocat**

⇨ $\mathbf{T_{2N}}$ **- blocat ;** $\mathbf{T_{2P}}$ - nu mai contează, deoarece este înseriat cu un tranzistor blocat

⇨ $\mathbf{V_X}$→ este dată de tranzistorul T_{1N} ce se află în conducţie:

⇨ $\mathbf{V_X = 0V}$

⇨ $\mathbf{T_1}$ **- blocat** (13)

⇨ $\mathbf{T_{5N}}$ **- blocat**

- Pe de altă parte:
  - $\mathbf{T_{4N}}$ → **blocat**
  - $\mathbf{T_{3N}}$ – **conducţie** => $\mathbf{V_Y = V_{DD} = V_H}$ => $\mathbf{T_2}$ → **conduce** (14)

⇨ Din (13) şi (14) => $\mathbf{V_0 \cong 0V = V_L}$

d) Dacă la o intrare se aplică nivel logic inferior→ V_L, iar cealaltă intrare se află pe nivel logic superior → V_H :

- **$V_A = V_L$ şi $V_B = V_H$**

- În mod analogic se face interpretarea:
  - ⇨ **$V_0 \cong 0V = V_L$**

Tabelul de adevăr – Poarta SAU – NU – BI – CMOS

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

$F = \overline{A + B}$

Tabel 2. **Tabelul de adevăr – Poarta SAU–NU– BI - CMOS**

Familia de circuite integrate ECL

Familia de circuite integrate ECL este o familie de tip bipolar, dar care prezintă unele caracteristici diferite faţă de familia de circuite integrate TTL studiată până acum.

Semnificaţia denumirii circuitelor ECL (Emitter Coupled Logic) este → circuite logice comandate în Emitor.

Circuitele integrate ce fac parte din familia ECL sunt singurele circuite în care tranzistoarele nu lucrează în regim saturat. Se reaminteşte faptul că regimul de lucru activ al unui tranzistor prezintă o problemă în ceea ce priveşte funcţionarea. Astfel că, dacă apar modificări mici ale semnalului de la intrare (în Baza tranzistorului), acestea vor duce la modificări substanţiale în Colectorul acestuia.

Pe de altă parte tranzistorul poate fi comandat şi în Emitor, iar în acest caz orice variaţie care există în Emitor se repetă aproximativ cu aceeaşi mărime şi la ieşire, în Colector. În acest sens, comanda în Emitor prezintă un avantaj major legat de modalitatea de a controla funcţionalitatea unui tranzistor.

Avantaj circuit integrat ECL:

- Familia de circuitele integrate ECL este una dintre cele mai rapide familii de circuite, deoarece poate lucra la frecvenţe foarte mari. Timpul de propagare la o familie ECL este de aproximativ 100 de ori mai mic decât la o familie TTL sau de aproximativ 300 ori mai mic decât la o familie CMOS.

Dezavantaj circuit integrat ECL:

- Un dezavantaj al familiei de circuite integrate ECL constă în faptul că au în structura lor, anumite componente, în special rezistenţele care controlează curentul, ce sunt de valori relativ mici, de unde rezultă curenţi ce prezintă valori mari, ceea ce implică automat şi un consum mare.
- Consumul mare, implică sisteme speciale de răcire pentru unităţi de comandă ce folosesc astfel de circuite integrate.

In fig.3 este prezentat un circuit integrat ce face parte din familia ECL.




Fig.3 Circuit integrat ECL

- Circuitul integrat ECL:
  - Are două ieşiri: $\mathbf{V_{01}}$, $\mathbf{V_{02}}$ → complementare din punct de vedere logic:
    - Dacă la o ieşire este stabilită o funcţie logică, la cealaltă ieşire va rezulta aceeaşi funcţie logică, dar negată.
  - Are două tensiuni de alimentare:
    - $\mathbf{V_{CC} = 0V}$
    - $\mathbf{V_{EE} = - 5,2\ V}$
  - Nivelele logice au valori negative:
    - $\mathbf{V_H = -0,75\ V}$
    - $\mathbf{V_L = - 1,55\ V}$
- Circuitul integrat ECL este constituit din 3 părţi principale:
  1. Amplificator diferenţial format din:
     a. Tranzistoarele T_1 (ce poate avea mai multe variabile: ex: T_1') şi T_2,

- T_1 ,T_2 lucrează în contratimp şi sunt comandate în Emitor:
  - Curenţii de Emitor I_{E_1}, I_{E_2} sunt furnizaţi de curentul $I_{E,}$ în mod alternativ în funcţie de cum conduc cele două tranzistoare (T_1 ,T_2).
  - Dacă T_1 este în conducţie => I_{E_1}= I_E şi I_{E_2}= 0
  - Dacă T_2 este în conducţie => I_{E_2}= I_E şi I_{E_1}= 0

b. Amplificatorul diferenţial lucrează ca şi un comparator:

- Tensiunile de la intrare: V_A şi V_B se compară cu o tensiune de referinţă, notată cu : V_{BB}
  - $V_{BB} = \frac{V_H+V_L}{2}$;
  - V_{BB} = -1,15 V

2. Fiecare circuit din interior conţine o Sursă internă pentru generarea tensiunii de referinţă (V_{BB}) , formată din:
   - Rezistenţele: R_1, R_2, R_3;
   - Diodele : D_1, D_2;
   - Tranzistorul T_3.
3. Două circuite de ieşire formate din:
   a. Tranzistorul T_4 şi rezistenţa R_4 → generează de la ieşire V_{01}
   b. Tranzistorul T_5 şi rezistenţa R_5 → generează de la ieşire V_{02}

De reţinut:

- Circuitul integrat ECL este un circuit complex format din trei componente de bază, fiecare dintre ele având un rol bine definit:
  1. Amplificatorul diferenţial → compară tensiunea aplicată la intrare valorilor logice $V_{A,}$ V_B sau alte variabile de la caz la caz (dacă se mai adaugă tranzistoare în paralel), cu tensiunea de referinţă V_{BB} .
  2. Pe de altă parte, tensiunea de referinţă V_{BB} este dată de o Sursă de alimentare internă. Se face menţiunea că un astfel de circuit ce formează Sursa de alimentare internă este astfel proiectat, încât să genereze o tensiune de referinţă care să prezintă variaţii nesemnificative.
  3. Circuitul de ieşire se numeşte Repetor pe Emitor, ce are ca şi rol:

- Repetarea tensiunii din Colectorul Amplificatorului diferenţial (din punctele V_{C1} şi V_{C2}) spre ieşirile V_{01} şi V_{02}.
- Prezintă avantajul că asigură un curent de ieşire mare => se asigură premisa existenţei unui factor de încărcare mare (ce este egal cu raportul dintre curentul de ieşire şi curentul de intrare) .
- Curentul de intrare reprezintă curentul din baza unui tranzistor, fiind cel mai mic curent posibil într-un tranzistor bipolar => factorul de încărcare este extrem de mare (având curent mare la ieşire şi curent mic la intrare)

Avantaje ale circuitelor integrate din familia ECL

- Timpul de propagare este foarte mic, de ordinul sutelor de pico secunde (ps).
- Este familia de circuite integrate ce poate lucra la frecvenţa cea mai mare.
- Timpul de propagare este foarte mic, deoarece tranzistoarele nu lucrează în saturaţie, regim activ => timpul de saturare este practic nesemnificativ (se reaminteşte faptul că la tranzistoarele bipolare, dintre toţi timpii de comutaţie, timpul de saturare era cel mai mare).
- Un alt avantaj, datorat faptului că timpul de propagare este foarte mic, îl reprezintă timpul de tranziţie care este la rândul lui, foarte mic, fiind alcătuit din diferenţa între nivelele de tensiune:
  - ⇨ $\Delta V = V_H - V_L = 0{,}8V$
- Modul de alimentare, constituie un alt avantaj al familiei de circuite integrate ECL:
  - ⇨ V_{CC} = 0 V (practic este alimentat la masa circuitului, care prezintă zgomotele cele mai mici)
  - ⇨ Cealaltă tensiune de alimentare este V_{EE} = - 5,2 V
    - Tensiunile de la ieşire (V_{C1} şi V_{C2}) din colectorul celor două tranzistoare (T_1 şi T_2) sunt date de raportul dintre (R_{C1} , R_{C2} şi R_E), astfel încât practic un zgomot s-ar transmite spre ieşire cu un raport foarte mic de forma:
      - ➢ $\frac{R_C}{R_E} = \frac{1}{4}$

⇨ Avantaj: Circuitele ECL nu produc zgomot în propriul sistem

- Curentul de intrare I_{int} , formează curentul de bază al unui tranzistor (I_B) →este mic .
- Curentul de ieşire I_{ies} , fiind şi curentul de emitor (I_E) al tranzistoarelor (T_5 sau T_4)→este mare:
  - ⇨ Factor de încărcare mare
- Faptul că ieşirile sunt complementare (DA, NU sau ŞI-NU, ŞI sau SAU-NU, SAU) constituie un alt avantaj al circuitelor ce fac parte din familia ECL, deoarece nu mai sunt necesare introducerea unor circuite suplimentare (în cazul în care se doreşte să fie cuprinsă şi funcţia complementară într-o schemă de proiectare).
- Sursa de tensiune de referinţă V_{BB} fiind tot timpul la jumătatea dintre tensiunile de referinţă (V_H şi V_L) este o mărime constantă, fiind de asemenea considerat un alt avantaj al familiei ECL.

Dezavantaje ale circuitelor integrate din familia ECL

- Rezistenţele au valori mici => curenţii interni sunt foarte mari => puterea statică este mare
- Spre deosebire de celelalte circuite studiate, circuitele din familia ECL sunt alimentate cu tensiune negativă.
- Nivelele de tensiune nu sunt compatibile cu cele de la circuitele din familiile TTL, CMOS sau BI-CMOS (au tensiuni de alimentare pozitive).
- Având consum mare, în general gradul de integrare este mediu.
- Deoarece conţine un număr mai mare de componente au un preţ de producţie relativ mai ridicat.

Circuitele ECL sunt utilizate în sisteme cu grad mare de performanţă (supercalculatoarele) în ceea ce priveşte prelucrarea datelor.

Sistemele numerice care au în construcţia lor circuite ECL, nu pot fi sisteme de calcul portabile, fiind doar unităţi fixe, cu surse de alimentare foarte mari.

Folosind acest tip de circuite, se regăseşte practic, cel mai mare avantaj al lor, ce constă în cantitatea mare de date prelucrată în unitatea de timp.